JPS5880197A - Ｒｏｍテスト方式 - Google Patents
Ｒｏｍテスト方式Info
- Publication number
- JPS5880197A JPS5880197A JP56175629A JP17562981A JPS5880197A JP S5880197 A JPS5880197 A JP S5880197A JP 56175629 A JP56175629 A JP 56175629A JP 17562981 A JP17562981 A JP 17562981A JP S5880197 A JPS5880197 A JP S5880197A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- program
- stored
- test method
- rom2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＲＯＭテスト方式に関するものである。
システムの仕様変更やプログラムミスに起因してメモリ
マツプの割り付けの変更やソフトウェアの変更が請求さ
れることは避けがたいものである。
マツプの割り付けの変更やソフトウェアの変更が請求さ
れることは避けがたいものである。
そしてこの様な事態に柔軟に対処できる為、ローダ型式
のファームウェアは広く普及している。
のファームウェアは広く普及している。
尚、ここにローダ型式のファームウェアとはＲＯＭ内に
格納されたローダを実行することによってＲＡＭ内にロ
ードされるファームウェアをいう。
格納されたローダを実行することによってＲＡＭ内にロ
ードされるファームウェアをいう。
ところでメモリマツプの割シ付けの変更やソフトウェア
の変更がなされた場合、これに付帯してＩＤナンバの変
更やレビジ、ンナ／バの更新がなされなければならず、
これらが正確になされなかりた場合プログラムの暴走等
大きなトラブルが発生する。
の変更がなされた場合、これに付帯してＩＤナンバの変
更やレビジ、ンナ／バの更新がなされなければならず、
これらが正確になされなかりた場合プログラムの暴走等
大きなトラブルが発生する。
しかしながら、従来はＲＯＭテストの為の方策が確立さ
れていなかったので、ＩＤナンバの変更やレビジョンナ
ンバの更新が正しくなされなかっ九ことを看過してしま
うことが多かりた。
れていなかったので、ＩＤナンバの変更やレビジョンナ
ンバの更新が正しくなされなかっ九ことを看過してしま
うことが多かりた。
、とりわけ、ＲＯＭ内のサブルーチンの動部の変更やエ
ラー処理ルーチンの変更等の場合、通常動作には関与し
ない為、ＩＤナンバの変更やレビジョンナンバの更新が
正しくなされなかったことを看過してしまうことが多か
った。
ラー処理ルーチンの変更等の場合、通常動作には関与し
ない為、ＩＤナンバの変更やレビジョンナンバの更新が
正しくなされなかったことを看過してしまうことが多か
った。
更に、ＲＯＭテストの方策が確立されていないというこ
とは、ＲＯＭ自体のトラブル（例えは素子の不良）を看
過してしまう原因ともなっていた。
とは、ＲＯＭ自体のトラブル（例えは素子の不良）を看
過してしまう原因ともなっていた。
本発明は仁の様な現状に鑑みなされたものであり、ＲＯ
Ｍ自体のトラブル・ＩＤナンバの変更−ジレビジ１ンナ
ンパの更新誤りＫＩＶ効に対処できるＲＯＭテスト方式
を提供することを目的とする。
Ｍ自体のトラブル・ＩＤナンバの変更−ジレビジ１ンナ
ンパの更新誤りＫＩＶ効に対処できるＲＯＭテスト方式
を提供することを目的とする。
以下、図面を参照し本発明の一実施例を詳細に説明する
。
。
一１図はメモリを中心に表現したコンビエータシステム
のブロック図であシ、第２図はそのメモリマツプである
。
のブロック図であシ、第２図はそのメモリマツプである
。
尚、ここで［ＬＯＭ２を中心に説明するが、以下の説明
はＲＯＭＩ・凡ＯＭａに関してもそのまｔあてはまる。
はＲＯＭＩ・凡ＯＭａに関してもそのまｔあてはまる。
ＲＯＭ２ｔ−２そのほぼ全領域に渡ってローダが格納さ
れるとともに、レビジョンナンバＲＥＶ＃・ＩＤナンバ
ＩＤ＃・垂直パリティピッ）ＯＤＤＬＲＣが１バイトず
つ格納されている。
れるとともに、レビジョンナンバＲＥＶ＃・ＩＤナンバ
ＩＤ＃・垂直パリティピッ）ＯＤＤＬＲＣが１バイトず
つ格納されている。
尚、レビジョンナンバＢＥＶ４はソフトウェアを一義的
に規定する番号で６９、ソフトウェアの変更修正等が行
なわれる都度更新される。
に規定する番号で６９、ソフトウェアの変更修正等が行
なわれる都度更新される。
又、ＩＤナンバＩｌｌは情報の単位を一義的に規定する
番号であり、メモリマツプの割シ付は等が変更された場
合に変更される。
番号であり、メモリマツプの割シ付は等が変更された場
合に変更される。
又、ＩＩ直パリティビット０ＤＤＬＲＣは凡ＯＭ２の横
方向の各ビット毎に附されており、ＲＯＭ２の全番地の
各ビットの垂直方向の排他的論理和が奇数（ＯＤＤ）パ
リティとなる様になされている。
方向の各ビット毎に附されており、ＲＯＭ２の全番地の
各ビットの垂直方向の排他的論理和が奇数（ＯＤＤ）パ
リティとなる様になされている。
次にＲＯＭｚ内のローダを実行することによって凡人Ｍ
４にロードされるオブジェクトプログラムは、７四ツビ
イデイスク装置（以下ＦＤＤと称す）７に格納゛されて
いる。
４にロードされるオブジェクトプログラムは、７四ツビ
イデイスク装置（以下ＦＤＤと称す）７に格納゛されて
いる。
このオブジェクトプログラム中には、ＲＯＭテスト用ｏ
ｙａグラム及びレビジョンナンバ＜ＲＥＶ参とＩＤナン
バＩＤ＃の表が格納されている。
ｙａグラム及びレビジョンナンバ＜ＲＥＶ参とＩＤナン
バＩＤ＃の表が格納されている。
次に第３図を参照して作用を説明する。
尚、第３図はＲＯＭテストの為のフローチャートである
。
。
夫子、電源が投入されると、ＲＯＭ２の水平方向の各ビ
ット毎の垂直パリティが奇数／（リテイとなるか否かの
チェックがなされ、）（リテイエラーが発見されるとエ
ラー処理、）くリテイエラーが発見されないと次ステツ
プに行く。
ット毎の垂直パリティが奇数／（リテイとなるか否かの
チェックがなされ、）（リテイエラーが発見されるとエ
ラー処理、）くリテイエラーが発見されないと次ステツ
プに行く。
ＣＰＵｊＳはＲＯＭ２内ノローダを実行し、ＦＤＤ７か
らＩ１０制御部６を介してオブジェクトプログラムを耽
み出しこれをファームウェアとしてＲＡＭ４にロードす
る。
らＩ１０制御部６を介してオブジェクトプログラムを耽
み出しこれをファームウェアとしてＲＡＭ４にロードす
る。
このファームウェア中にｉＪＲＯＭ２のテスト用プログ
ラム令及びＲｏｌｌのレビジョンナンバＲＥｖ＃とこの
レビジョンナンバの格納されている番地及びＲＯＭ２の
ＩＤナンバーＤ＃とこのＩＤナンバの格納されている番
地が格納されている。
ラム令及びＲｏｌｌのレビジョンナンバＲＥｖ＃とこの
レビジョンナンバの格納されている番地及びＲＯＭ２の
ＩＤナンバーＤ＃とこのＩＤナンバの格納されている番
地が格納されている。
ＣＰＵ５はＲＡＭ４にロードされたファームウェア中の
テストプログラムを読み出しこれを実行するー 先ず、ＣＰＵ５はＲ，ＡＭ４から几ＯＭ２のレビジｗン
ナンパＲＥＶ弁とこのレビジョンナンバの格納されてい
るＲＯＭ２の番地を読み出し、−時これを記憶する。
＼＼ 華を読み出し、先に記憶したレビジョンナンバＲｇｖ＋
と比較する。
テストプログラムを読み出しこれを実行するー 先ず、ＣＰＵ５はＲ，ＡＭ４から几ＯＭ２のレビジｗン
ナンパＲＥＶ弁とこのレビジョンナンバの格納されてい
るＲＯＭ２の番地を読み出し、−時これを記憶する。
＼＼ 華を読み出し、先に記憶したレビジョンナンバＲｇｖ＋
と比較する。
両者の一致がとれなけれはエラー処理、一致がとれれば
次ステツプに行く。
次ステツプに行く。
即ち、ＣＰＵ５はファームウェア中のテストプログラム
に従ってＩＤナンバーＤ＃の比較を行なう。
に従ってＩＤナンバーＤ＃の比較を行なう。
先ず、ＣＰＵ５はＲＡＭ４からＲＯＭ２のＩＤナンバＩ
Ｄ ＃とこのＩＤナンバの格納されているＲＯＭ２の
番地を読み出し、一時これを記憶する。
Ｄ ＃とこのＩＤナンバの格納されているＲＯＭ２の
番地を読み出し、一時これを記憶する。
次に、ＲＯＭｚのＩＤナンバＩＤ＃＃の格納されている
番地からＩＤナンバＩＤｌ＆み出し、先に記憶し九しビ
ジ■ンナンバＲＥＶ＃と比較すゐ。
番地からＩＤナンバＩＤｌ＆み出し、先に記憶し九しビ
ジ■ンナンバＲＥＶ＃と比較すゐ。
両者の一致がとれなければエラー処理・両者の一致がと
れればＲＯＭテストを終了する。
れればＲＯＭテストを終了する。
以上説明した様に本実−によれば、ＩＤナンバの変更中
レビジ■ンナンパの更新が正確になされなかっ九場合、
これを工２−として検出できるので、プログラムの暴走
−のトラブルを未然に防止することがて龜る。
レビジ■ンナンパの更新が正確になされなかっ九場合、
これを工２−として検出できるので、プログラムの暴走
−のトラブルを未然に防止することがて龜る。
又、本実＠においては、電源投入時に垂直パリティチェ
ックが行表われる様Ｋｎされているので、ＲＯＭ自体の
微細なトラブルを検出することができる。
ックが行表われる様Ｋｎされているので、ＲＯＭ自体の
微細なトラブルを検出することができる。
特に垂直パリティを奇数パリティとすることによって、
ＲＯＭの外的要因によるトラブル（例えばアドレスバス
の最下位ビットに故障があるとメ偶数パリティで紘対処
できない）をも検出することが可能となる。
ＲＯＭの外的要因によるトラブル（例えばアドレスバス
の最下位ビットに故障があるとメ偶数パリティで紘対処
できない）をも検出することが可能となる。
第１図はコンピュータシステムのブロック図、第２図は
メモリマツプを示す図、第３図はＲＯＭテストのフロー
チャート。 １・２・−３・・・ＲＯＭ ４・・・ＲＡＭ５・・
・ＣＰＵ ｅ、・・・Ｉ１０制御部７
・・・ＦＬＥＤ 代理人弁理士 則 近 憲 佑（ほか１名） 第１図 第２図 第３図
メモリマツプを示す図、第３図はＲＯＭテストのフロー
チャート。 １・２・−３・・・ＲＯＭ ４・・・ＲＡＭ５・・
・ＣＰＵ ｅ、・・・Ｉ１０制御部７
・・・ＦＬＥＤ 代理人弁理士 則 近 憲 佑（ほか１名） 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 （１）ＲＯＭとこのＲＯＭによって格納された制御プロ
グラムに従いＲＡＭにロードされるプログラムにマツチ
ング情報を用意し、前記プログラムをロード後前記マツ
チング情報を比較することを特徴とするＲＯＭテスト方
式。 （２） 特許請求の範囲第１項記載のＲＯＭテスト方
式°において、マツチング情報としてＩＤナンバを具備
することを特徴とするＲＯＭテスト方式。 （３） 特許請求の範囲第１項記載のＲＯＭテスト方
式において、マツチング情報としてレビジ冒ンナンパを
具備することを特徴とするＲＯＭテスト方式。 （４）％許請求の範囲第１項、第２項及び第３項記載の
ＲＯＭテスト方式において、前記１４０ Ｍ中に＊ｔｉ
ｔパリティビットを用意し、電源投入後パリティチェッ
クを実行したる後前１プログラム番前記ＲＡＭにロード
することを特徴とするＲＯＭテスト方式。 （６）特許請求の範囲第４項記載のＲＯＭテスト方式に
おいて前記垂直パリティピットが奇数パリティとなるこ
とを特徴とするｆ’ＬＯＭテスト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175629A JPS5880197A (ja) | 1981-11-04 | 1981-11-04 | Ｒｏｍテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175629A JPS5880197A (ja) | 1981-11-04 | 1981-11-04 | Ｒｏｍテスト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5880197A true JPS5880197A (ja) | 1983-05-14 |
| JPH0313617B2 JPH0313617B2 (ja) | 1991-02-22 |
Family
ID=15999417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56175629A Granted JPS5880197A (ja) | 1981-11-04 | 1981-11-04 | Ｒｏｍテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880197A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355469A (en) * | 1990-07-30 | 1994-10-11 | Delphi Data, A Division Of Sparks Industries, Inc. | Method for detecting program errors |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4896260A (ja) * | 1972-03-24 | 1973-12-08 | ||
| JPS5184931A (ja) * | 1974-12-13 | 1976-07-24 | Tba Industrial Products Ltd | Horitetorafuruoroechirenseihin no kairyoseizoho |
| JPS55131542U (ja) * | 1979-03-07 | 1980-09-17 |
-
1981
- 1981-11-04 JP JP56175629A patent/JPS5880197A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4896260A (ja) * | 1972-03-24 | 1973-12-08 | ||
| JPS5184931A (ja) * | 1974-12-13 | 1976-07-24 | Tba Industrial Products Ltd | Horitetorafuruoroechirenseihin no kairyoseizoho |
| JPS55131542U (ja) * | 1979-03-07 | 1980-09-17 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355469A (en) * | 1990-07-30 | 1994-10-11 | Delphi Data, A Division Of Sparks Industries, Inc. | Method for detecting program errors |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0313617B2 (ja) | 1991-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6546517B1 (en) | Semiconductor memory | |
| JPS607299B2 (ja) | データ処理システム | |
| US6539338B1 (en) | Self-diagnostic testing of a network interface adapter | |
| CN117688551A (zh) | 启动路径白名单更新方法、装置、电子设备及存储介质 | |
| JPS5880197A (ja) | Ｒｏｍテスト方式 | |
| JP6504237B2 (ja) | 共有データ定義支援システム、その支援装置、プログラム | |
| JPH0397030A (ja) | プログラム修正方式 | |
| CN114840526B (zh) | 一种数据抽检处理方法及装置 | |
| US20070011242A1 (en) | System and method for bypassing execution of an algorithm | |
| JP3342039B2 (ja) | ファイルを管理する処理装置 | |
| JPH03211619A (ja) | データ処理装置 | |
| JPH03127241A (ja) | ページング仮想記憶方式におけるメモリ管理方式 | |
| JPS59111537A (ja) | プログラム版数管理方式 | |
| JPS5856150A (ja) | プログラム管理方式 | |
| CN119558981A (zh) | 信息配置方法、基于信息配置的投资处理方法和装置 | |
| JPH0546378A (ja) | プログラムの修正処理方法 | |
| JPS62168229A (ja) | システム構成自動認識処理方法 | |
| JPS62224833A (ja) | デ−タ形式の適否検査方式 | |
| JPH0782475B2 (ja) | メモリインタロック制御回路 | |
| JPS6180443A (ja) | チエツクデ−タ作成格納方法 | |
| JPH05324300A (ja) | プログラムファイルのデータ照合方式 | |
| CN115144726A (zh) | 芯片测试管控方法及系统 | |
| JP2002312188A (ja) | Ｒｏｍ制御装置 | |
| JPH03166689A (ja) | プログラムチェック方法 | |
| CN114817054A (zh) | 一种程序代码检查方法及装置 |