JPS588065B2 - プログラム選択装置 - Google Patents

Description

【発明の詳細な説明】 本発明は特にテープレコーダーに好適するプログラム選
択装置に関する。

従来磁気テープ再生装置において録音個所の自動選択を
行なうには、磁気テープに録音されている情報が複数の
音楽であるとすれば、曲と曲との間に無録音部分いわゆ
る曲間ブランク近傍に制御用信号を曲とは別に録音して
おき、この制御用信号を再生計数することによりなされ
ていた。

このため一般に市販されているいわゆるレコーデツドテ
ープ等に対しては使用者が新たに制御用信号を録音しな
ければならず操作が煩雑であると共に、制御用信号を録
音する装置が必要となってコストアップを招いていた。

またかかる選択装置にあっては一度に選択し得る曲数が
単数であるため、再生の都度希望する選択曲目番号を設
定しなければならず不都合極まりないものであった。

一方近時、上記した曲間ブランクを検知して所望曲の頭
部分を早送りで出して定速再生するものやこの原理を用
い予かじめ設定される連続した複数曲を定速再生する機
能を有した装置が発明されている。

而してこの場合曲間ブランクを検出する場合一般に曲中
にもピアニシモ等の信号が欠除する部分が存在している
から、これを曲間ブランクと間違えて誤動作し易く、且
つ再生信号はテープの巻取り量で変動する走行速度に伴
なって変動するため前記した複数の録音個所の自動選択
いわゆるプログラム選択をなす場合には誤動作が生じ易
く不適とされていた。

また従来一般の設定手段であっては複数の設定をなすそ
の操作が煩雑であり、且つ設定される機器で誤動作を生
じ易い欠点があった。

このため上記のような欠点を除去し得ると共にテープに
収録される曲数は一定とは限らず設定容量もこれに見合
って適宜なものとする必要があるため設定容量に比して
収録される曲数が大なる場合、および小なる場合につい
て良好な対応策が考慮される等優れた機能性を備えて良
好に作動する磁気テープ再生装置用のプログラム選択装
置が強く望まれていた。

そこで、この発明は以上のような点になされたもので、
特に記憶手段に予め設定記憶されたすべての設定内容の
プログラム選択再生が終了した状態で記憶手段の設定内
容を自動的にリセットすることにより、かかる状態を監
視して手動的にリセット操作するという煩雑さをなくし
て直ちに次の操作に備えることができるようにした磁気
テープのプログラム選択装置を提供することを目的とし
ている。

以下図面を参照して本発明の一実施例につき詳細に説明
する。

すなわち図において２４は設定回路でありこの設定回路
２４は、一端が共通に接地され他端が抵抗Ｒ５１〜Ｒ６
２を介して５Ｖ電源ラインＢ１に接続されることにより
同一電位上に配列される例えば押ボタンスイッチ等の非
保持形の選択スイッチ群Ｓ１、〜Ｓ２２と、接点がｃ，
ａとにある場合前記選択スイッチ群Ｓ１１〜Ｓ２２は個
別的に選択操作されたスイッチのみがオンとなり、接点
ｃ，ｂとにある場合スイッチ群Ｓ１１〜Ｓ２２を選択操
作したあるスイッチ以降のスイッチ例えばＳ，１を選択
操作したときこれ以降のＳ１２〜Ｓ２２が一斉にオンと
ならしめる切換スイッチＳ８と、この切換スイッチＳ８
における後者の作用を可能とするために前記選択スイッ
チ群８１１〜Ｓ２２の各隣接スイッチ間にエミツターコ
レクタ電極が接続されるトランジスタＱ１１〜Ｑ１５と
、このトランジスタＱ１１〜Ｑ１５に各二つづつ共通に
ベースバイアスを与える抵抗Ｒ４４〜Ｒ４６と、前記切
換スイッチＳ８の後者の作用において前記各トランジス
タの残留電圧によって該作用が誤動作するのを防止する
インバータＩＮＶ・１１〜１５およびＮＡＮＤ回路ＮＡ
ＮＤ２１〜２５とにより構成される。

而してこの設定回路２４は後述するように磁気テープに
録音されている情報（ここでは該情報は複数の音楽とし
て取扱い、以下単に曲と表示する。

）の番号すなわちこの場合曲番号と対応される選択スイ
ッチ群Ｓ１１〜Ｓ２２を所望の番号のものを選択的に操
作することにより、当該番号を記憶回路２３に記憶し設
定することができる。

ここで記憶回路２３はこの場合二個一組のＮＡＮＤ回路
により構成されるフリツプフロツプ回路群ＦＬＩＰ Ｆ
ＬＯＰ１〜１２よりなり、図示において記憶回路２３の
各入力端１〜１２は前記設定回路２４の各出力端１〜１
２に対応して接続されている。

すなわち設定回路２４の選択スイッチ群Ｓ１１〜Ｓ２２
が選択的に操作される前は、各出力端より５■（論理レ
ベル″１″に相当）が出力されており記憶回路２３のフ
リツプフロツプ群はこれによって全てセット状態にある
。

従って該フリップフロツプ群の出力端に対応して接続さ
れる設定播号）表示用の発光ダイオード群ＬＤ２１〜３
２と一端が共通に５■電源ラインＢ１に接続されるバイ
アス抵抗群Ｒ７１〜Ｒ８２とよりなる設定（番号）表示
回路２５はいずれも点灯していない。

而して選択スイッチ群Ｓ１１〜Ｓ２２が選択的に操作さ
れると、操作されたスイッチの番号に対応する出力端が
接地（論理レベル“０″に相当）に落とされるから、記
憶回路２３においてもこれに対応するフリツプフロツプ
が反転し、これに対応する設定（番号）表示回路２５の
発光ダイオードを順バイアスとして点灯し、どの曲番号
が設定されたかを表示する。

そしてこれと共に前記フリツプフロツプ群の出力端に対
応して一方の入力端が接続されるＯＲ回路群ＯＲ１〜１
２よりなる比較回路２２の、対応するＯＲ回路の前記一
方の入力端電位が反転されて“０”となる。

ここで前記設定回路２４の切換スイッチＳ８が接点ｃ，
ｂ側に切換えられている場合は、選択スイツチ群Ｓｌｌ
〜Ｓ２２のいずれかを選択的に操作することによりその
操作されたスイッチ以降は一斉にオンされるが、これは
例えば選択スイッチＳ１，を操作したとすると、このと
き各トランジスタＱ１１〜Ｑ１６は抵抗Ｒ４４〜Ｒ４５
を介してバイアス電位が与えられているから、先ずトラ
ンジスタＱ１１が順バイアスされてオンとなることによ
って、以下順次トランジスタＱ１２〜Ｑ１６がオンとさ
れて出力端１〜１２の電位があたかも選択スイッチ群を
全て一斉に操作したと等価となって接地電位とされるこ
とによる。

一方前記比較回路２２を構成するＯＲ回路ＯＲ１〜１２
の他方の入力端は、可逆カウンタＣＯＵＮＴＥＲ１と、
インバータＩＮＶ・４によって連結されて１個のデコー
ダとして前記カウンタのＢＣＤの出力を１０進数に戻す
デコーダＤＥＣＯＲＤＥＲ１，２とにより構成される計
数回路１９のデコーダ出力端１〜１２に対応して接続さ
れている。

而してこの計数回路１９はカウンタのクリャ信号入力端
ＣＬにインバータＩＮＶ・３を介して、全入力端（但し
この場合四入力端以外はダイオードＤ２０〜２７を介し
てエクスパンダ入力端が使用される）が前記記憶回路２
３を構成するフリツプフロツプ群の各出力端に対応して
接続されるＮＡＮＤ回路ＮＡＮＤ１３の出力端に接続さ
れている（図示矢印Ａ−Ａ）ことによって前記のような
所望曲番号が設定されない前はクリヤーされて作動しな
い。

そしてこのＮＡＮＤ回路ＮＡＮＤ１３の分岐出力が一つ
の入力端に接続されると共に、他の一つの入力端に前記
比較回路２２のＯＲ回路群の出力端（この出力端はいず
れか一つのＯＲ出力が“０”（接地レベル）となったと
き“０”となるように構成されているものとする。

）を共通接続してなる比較回路２２の出力端が接続され
、さらに他の一つの入力端にテープを定速送りするとき
（すなわち再生時）および早送りするときのみ論理レベ
ル“１”が与えられる図示ｒＰＬＡＹ （Ｈ］ 」端子
が接続されるＮＡＮＤ回路ＮＡＮＤ１４の出力端は、該
出力端が論理レベル“０”のときのみテープを早送りし
、“１”で定速送りとする図示「Ｆ−Ｆ」端子に接続さ
れると共に、分岐されて一つが直接、他の一つが抵抗Ｒ
４ｏを介して後述する早送り制御回路２７のＮＡＮＤ回
路ＮＡＮＤ１１の入力端とダイオードＤ１７を介してＮ
ＡＮＤ回路ＮＡＮＤ１２の出力端に接続されている。

また前記分岐されて直接導出されるＮＡＮＤ１４の出力
は早送り制御回路２７のＮＡＮＤ回路ＮＡＮＤ８の入力
端および後述する遅延回路１４の時定数制御端Ｔ１１に
も供給されている。

而して前記所望曲番号の設定は、通常設定操作を便なら
しめるために図示しない巻戻し用のスイッチをオンとし
て磁気テープを巻始めまで巻戻した後なされるが、若し
巻戻し中にあるいは巻戻し前に上記設定がなされ、設定
後に巻戻しがなされるような場合、前記計数回路１９の
カウンクのクリヤーは解除されてセット状態となるが、
この場合もカウンタは加算計数を開始しない。

すなわちこれはこのとき前記「ＰＬＡＹ〔Ｈ〕」端子に
与えられる論理レベル“０”であることによって、該“
０”が伝えられる後述する初期動作修正回路１７を構成
するＮＡＮＤ回路ＮＡＮＤ３の“１”出力となり、次段
の誤動作防止回路１８の単安定マルチバイブレークＭＯ
ＮＯ ＭＩＪＬＴＩ１ を駆動し得ずインバータＩＮＶ
・１を介して前記カウンタの加算入力端ＵＰに伝えられ
る入力信号が“１”レベルであることに基いている。

（すなわちカウンタの加算計数およびモノマルチは゜“
１”から“０”への立下り時に駆動されるものとしてい
る。

）従って計数回路１９のデコーダの０出力端のみが“０
”であり他の１〜１３出力端はみな“１”であるから、
この１〜１２出力端と対応して接続されている前記比較
回路２２のＯＲ回路ＯＲ１〜１２の他方の入力端は“１
”となり、該比較回路２２の出力は上記設定によって記
憶回路２３から与えられる“０”入力にかかわらず゜“
１”となり、またこのときＮＡＮＤ１３の出力も上記設
定によって“１”となっているが、このとき「ＰＬＡＹ
（Ｈ）」端子は依然として“０”であるからＮＡＮＤ１
４は成立せず、「Ｆ・Ｆ」端子は“１”状態が保持され
てテープを早送りし得ない。

このようにして所望曲番号を設定した後にスイッチＳ７
（ＳＴＡＲＴ）を操作して図示「ＰＬＡＹ」端子を“０
“にすることによりテープは再生すなわち定速送り状態
とされるが、これにより前記「ＰＬＡＹ（Ｈ）」端子に
は“１”レベルが与えられるためＮＡＮＤ１４が成立し
て「Ｆ・Ｆ」端子を“０”とするテープは早送り状態と
される。

従ってテープはヘッドＨ１ ， Ｈ２により高速再生さ
れるようになる。

（これは、通常の再生装置においては高速送り時は再生
ヘッドがテープ走行面より退行して再生されないが、近
時の再生装置において備えられるキューなどと称されて
高速再生していわゆるケロ音を聞いて再生したい録音個
所を探索する場合や早送り頭出し装置などと称されて所
望の録音個所以外は早送りで流してしまい次の録音個所
の頭部分が検出されて定速再生を行なうような場合など
と同様に、高速送り時にも再生ヘッドＨ１，Ｈ２が再生
し得る程度にテープ走行面と接触する如く構成すること
によっている。

）ここでヘッドＨ１，Ｈ２として２チャンネル再生し得
るようにしているのは、ステレオ再生等を例としたため
であり、（従って単一のヘッドでも次に述べる混合器１
１および前置増幅器Ａ１， Ａ２を除いて同様である。

）このヘッドＨ１，Ｈ２（一般に一体に組込まれる）出
力は前置増幅器Ａｔ ，Ａ２を介して抵抗Ｒ１〜Ｒ３が
梯子形に接続されてなる混合器１１に供給される。

すなわちこの混合器１１は今、前記したように２チャン
ネル再生を行なう場合としているから磁気テープのＬ，
Ｒ両チャンネル双方に同時に信号が存在する場合と、い
ずれか一方のチャンネルのみに信号が存在する場合とが
あるため、当該混合器１１にて両チャンネル出力を混合
することにより上記いずれの場合にも信号が得られるよ
うにすると共に以下の各部の構成を一系統で済むように
している。

そしてこの混合器１１を構成する各抵抗値の比率を適宜
なものとして両チャンネル間でのクロストークおよびセ
パレーションを例えば４ ０ ｄＢ以上にとって混合に
より何んらの問題を生じないようにしている。

而して混合器１１の出力信号は例えば演算増幅器Ａ３お
よびこれに外付けされる抵抗やコンデンサによって構成
される飽和増幅器１２に供給されて飽和点まで増幅され
た後、ダイオードＤ１，Ｄ２よりなる整流回路１３に供
給されて整流される。

この整流回路１３よりの整流出力信号は遅延回路１４に
供給されて通常主として抵抗ｖＲ１およびコンデンサＣ
５で決まる時定数が付加されてトランジスタＱ１を介し
てシュミット回路１５に供給される。

ここで前記整流出力信号に付加される時定数は、遅延回
路１４の出力信号の立上り（すなわちこの場合第１曲目
の頭部分に相当する。

）が前記「ＰＬＡＹ（Ｈ）」端子に与えられる”１”レ
ベルの立上りより若干時間的に遅れるように設定されて
いるためシュミット回路１５は若干遅延して動作する。

すなわちこの場合シュミット回路１５はＮＡＮＤ１ ，
２によって構成されており、前段のＮＡＮＤ１の出力は
初期動作修正回路１７のＮＡＮＤ３の一方の入力端に接
続されているが前記遅延回路１４によって、シュミット
入力がＮＡＮＤ３の他方の入力端に供給される「ＰＬＡ
Ｙ（Ｈ）」端子よりの”１”レベルの立上りより若干遅
れて入力されるから、この遅れている時間だけＮＡＮＤ
１の出力は”１”が保持された後゛０”となる。

従って初期動作修正回路１７のＮＡＮＤ３は前記遅れて
いる時間に相当する幅のパルスを出力し、このパルスの
立下りでＭＯＮＯ ＭＵＬＴＩ１が駆動され、後述する
パルス幅を有した出力がＩＮＶ・１を介して計数回路１
９のカウンクの加算入力端ＵＰに供給されることにより
、カウンタはこれを加算計数しデコーダの出力端１を“
０”とする。

ここで前記所望曲番号の設定の際第１曲目を設定してい
ないとすれば、すなわち比較回路２２のＯＲＩの出力は
“１”となり他のＯＲ２〜１２も出力は全て“１”であ
るから該比較回路２２の出力は“１”であるから、ＮＡ
ＮＤ１４の入力はこのとき全て“１”となってＮＡＮＤ
が成立しており、該ＮＡＮＤ１４の出力は“０“となっ
て「Ｆ・Ｆ」端子を”０”に保持し、早送りが継続され
る。

以下設定された所望曲番号に対応する比較回路２２の一
方の入力端が“０”となっているＯＲ回路に計数回路１
９のデコーダの“０”が出合う迄このような早送り状態
が継続される。

而してこの間計数回路１９のデコーダの各出力端１〜１
２に対応して接続される発光ダイオード群ＬＤ１１〜Ｌ
Ｄ２２およびこれにバイアスＢ１を与える抵抗群Ｒ２１
〜Ｒ３２とによりなる通過する曲番号（位置）の表示用
回路２１は、前記デコーダの出力端１〜１２がカウンク
の計数に従って順次“０”となるのに対応して発光ダイ
オード群ＬＤ１１〜ＬＤ２２が対応的に順次に色灯して
通過する曲番号を表示する。

従ってこの通過する曲番号移行状態の表示と前記設定表
示回路２５において設定されることにより点灯表示して
いるものとが合致したとき所望の曲番号を選択したこと
になる。

すなわちこの間前記したようにシュミット回路１５のＮ
ＡＮＤ１よりの出力は、再生ヘッドが磁気テープにおけ
る各曲の曲間ブランク（無録音部）を通過する毎に遅延
回路１４で付加される所定の時定数遅れて立上って“１
”になるすなわち各曲を通過するたび毎に”０”、各曲
間ブランクで“１”になるようになされているから（曲
間ブランク部分の雑音信号部は通常曲の録音再生信号と
比して２ ０ ｄＢ以上降下しており以上の検出は容易
になされる。

）、このＮＡＮＤ１の出力が供給されるＮＡＮＤ３より
は前記したようなパルスが早送りを継続している間中発
生されることになり、これによりＭＯＮＯ ＭＵＬＴＩ
１を駆動せしめＩＮＶ・１を介して計数回路１９のカウ
ンクに供給して、これを加算計数せしめ前記のようにデ
コーダ出力端が順次“１”より“０”に反転され表示回
路２１の発光ダイオード群を順次点灯表示するものであ
る。

かくして比較回路２２のＯＲ回路群において一方は記憶
回路２３より他方は計数回路１９のデコーダよりの両入
力が””０”となって一致したとき、該ＯＲ回路の出力
は“０”（接地レベル）となるため、比較回路２２の出
力は“０”となり、ＮＡＮＤ１４を反転して“１”レベ
ルとする。

従ってこのＮＡＮＤ１４より“１”レベルが供給される
「Ｆ・Ｆ」端子は“１”となるためテープは早送りが解
除され定速送りすなわち再生状態とされ、図示しない主
増幅器を介してスピーカを奏鳴せしめる。

一方これと同時にこの定数送りすなわち再生時において
は前記ＮＡＮＤ１４より”１”レベルが直接的に遅延回
路１５の時定数制御端子Ｔｉｔに伝えられることにより
、これ迄オンしていたダイオードＤ９，Ｄ１０をオフと
して、前記早送り時と同様にヘッドＨ１，Ｈ２より整流
回路１３を経て遅延回路１４に導出される再生出力信号
により、制御されるトランジスタＱ２のエミツタ電圧が
それ迄ダイオードＤ１０により短絡されていたコンデン
サ６に充電されることにより、前記したようにこれ迄主
として抵抗■Ｒ１およびコンデンサＣ５で決定されてい
た整流出力信号に付加する時定数をさらに大きくして、
再生中曲に存在するピアニシモ等によって再生信号が途
切れることによって生ずる計数回路１９の誤動作を防止
している。

すなわちこれは前記したように再生中は遅延回路１４の
時定数を早送り時よりもさらに大きくすることによって
、曲中に存在するピアニシモ等によって再生信号が途切
れてもこの間シュミット回路１５のＮＡＮＤ１出力を“
０”に保持するようにして達成するものである。

而してこれとても無制限に時定数を大きくすなわち曲間
ブランクに相当する以上に長くすることは当然できない
から、曲中に存在するピアニシモ等によって生ずる再生
信号の途切れが曲間ブランクに相当する以上になった場
合に対して起る計数回路のエラーは次に説明するエラー
修正回路２０によって修正する。

すなわちエラー修正回路２０は、上記エラーが計数回路
１９のカウンタが所定値以上に加算計数することによっ
て生じるもので所望設定曲番号前で再生状態となること
であるから、これが生じたときに逆にカウンタを減算計
数せしめようとするものである。

そしてこの場合エラー修正回路２０は修正用のスイッチ
Ｓ１とＮＡＮＤ４によりなり、前記スイッチＳ１を操作
して計数回路１９のカウンタの減算入力端ＤＯＷＮに減
算パルスを与えて所望設定曲番号がでてくる迄早送り状
態として所望設定曲番号で再生状態とするものである。

かくしてすべての所望設定曲番号の再生すなわち任意の
複数曲のプログラム選択再生がなされると、先ず磁気テ
ープに収録された曲数が設定し得る容量（この場合１２
）に比して小なるときはすべての選択再生終了後に計数
回路１９のデコーダ出力端１〜１２はすべて”１”とな
るから比較回路２２の出力は”１”となり、従ってＮＡ
ＮＤＩ ４の出力は”０”となって「Ｆ・Ｆ」端子も”
Ｏ ｎとなり、テープは巻終り迄早送りされる。

そして巻終り迄くると図示「ｓＴＯＰ （Ｈ）」端子に
図示しない終端検出手段によりリセットパルスが与えら
れることによりリセット回路２６のＮＡＮＤ７を反転し
てトランジスタＱ６をオンとする。

従って記憶回路２３の各フリツプフロツプの共通に接続
されたリセット入力端を”０”として、各フリツプフロ
ツプをリセットし、すなわち設定された記憶内容がリセ
ットされる。

そしてこれと同時にＮＡＮＤ１３の出力が”１”となっ
て計数回路１９もリセットされると共に設定表示回路２
５において設定により表示点灯していた発光ダイオード
が消灯される。

従ってかかるプログラム選択装置は最初の状態に復され
、テープ裏面再生操作に備える状態となる。

また磁気テープに収録された曲数が設定し得る容量（こ
の場合１２）に比して大なる場合は、すべての選択再生
終了後上記と同様にしてテープは早送りとされ計数回路
１９のデコーダ出力端１３が”０”となる迄、上記した
ような計数状態を継続し（従ってこの場合例えば第１２
曲目を設定したとすれば、次の曲の頭部分がくるまでの
間となる。

）、すなわちこの場合等１２曲目の曲終了後遅延回路１
４で定まる時間経過後デコーダの出力端１３が“０”と
なり、リセット回路２６のＮＡＮＤ５，６を反転しトラ
ンジスタＱ５をオンとして前記と同様に記憶回路２３の
設定内容をリセットすると共に計数回路１９をリセット
し、さらに表示点灯されている発光ダイオードを消灯す
る。

そしてこの場合、ＮＡＮＤ１４出力は”１”であるから
「Ｆ・Ｆ」端子も“１”となって早送りが解除され第１
３曲目以下が再生状態となる。

（このとき計数回路１９は上記したようにリセット状態
が保持されるから動作しない。

）なおこの第１３曲目以下においてプログラム選択再生
をなしたい場合は第１３曲目を仮に第１曲目と仮定する
如く以下順次に第２曲目、第３曲目と仮定して、上記と
同様所望曲番号を設定すればよい。

以上において誤動作防止回路１８は、テープ収録曲中に
存在するピアニシモ等による信号欠除部分が曲間ブラン
クより長い場合計数回路１９が誤計数することを防止す
るものであり、この場合該防止回路１８は単安定マルチ
バイブレークＭＯＮＯＭＵＬＴＩ１にて構成されており
、前記したように再生中、再生出力は遅延回路１４を経
由してシュミット回路１５のＮＡＮＤ１および初期動作
修正回路１７のＮＡＮＤ３より与えられて、ＭＯＮＯＭ
ＵＬＴＩ１の出力パルス幅を４秒程度に設定しておくこ
とによって、高速再生中再生出力が曲間ブランクより長
い時間途切れたとしても計数回路１９での誤計数を防止
することができる。

すなわちこれは通常特殊な音楽等を除きテープに収録さ
れている一曲当りの所要演奏すなわち再生時間は２〜３
分であり、一方高速再生時のテープ速度は定速（再生）
送り時の３０倍程度であるから、一曲に要する高速再生
時間は４〜６秒程度となり、従って前記したようにＭｏ
ＮｏＭＵＬＴＩ１の出力パルス幅を４秒に設定しておく
ことによって演奏時間３分程度の音楽の場合その殆んど
をカバーすることができるので若し曲中に曲間ブランク
以上に長い信号欠除部分があったとしても、トリガーさ
れた後４秒間は再トリガーされないから計数回路１９の
誤計数を防止することができるものである。

なおかかる誤動作防止回路１８でカバーし切れない場合
初めて前記したエラー修正回路２０を使用してそのエラ
ーを修正することができる。

なお一般にテープの早送り走行速度は巻取り量によって
変動するから、当然曲間ブランクの再生時間が変動する
ことが予想される。

そこでこのテープ走行速度の変動を図示入力端ＩＮ１、
に図示しないテープ速度検出手段によって図のような特
性で変動するテープ速度検出信号を印加せしめ、（この
場合のテープ速度検出信号はテープの速度に対応した周
波数特性を有する信号とする。

）テープ速度変動にかつて再生出力信号の変動を補正す
る機能を有する補償回路１６に祖給する。

すなわち補償回路１６はコンデンサＣ８および抵抗Ｒ１
２よりなる時定数回路で一定以上に変動した周波数入力
（すなわちテープ速度が一定以上に変動したことによる
信号）のみを通過せしめて、トランジスタＱ３に供給し
て増幅した後ダイオードＤ１１，Ｄ１２で整流しトラン
ジスタＱ４でさらに増幅し、最終的にトランジスタＱ３
をオンすることにより、前記遅延回路１４の時定数にコ
ンデンサＣ７による充電時間に相当する時定数を付加せ
しめ、ヘッドＨ１，Ｈ２を介して変動して再生させる曲
間ブランク時間に対して補正を与え、シュミット回路１
５を前記したように遅延して動作せしめる出力が常時安
定に得られることを補償するものである。

またテープ走行が定速から高速にすなわち早送りおよび
巻戻しに移行する瞬間において、テープはヘッドに対し
て振動するような状態を呈するため、テープはヘッドか
ら瞬時的に浮いた状態となったり接触したりする状態と
なってすなわち一時的な無信号状態が断続的に繰り返さ
れることによって誤動作することがある。

そこでかかる誤動作を防止するための回路２７のＮＡＮ
Ｄ８に前記シュミット回路１５の後段ＮＡＮＤ２出力お
よびＮＡＮＤ１４出力（すなわち「Ｆ・Ｆ」端子と同電
位）を与えて該ＮＡＮＤ８を反転させると共に、この反
転出力を分岐し一方を直接的に他方をＩＮＶ・６および
抵抗Ｒ３８とコンデンサＣ１７よりなる時定数回路を介
してＮＡＮＤ９の入力に与える。

そしてこのＮＡＮＤ９の他の入力にはＮＡＮＤ１０によ
りトリガーされるＭＯＮＯ ＭＵＬＴＩ２の出力パルス
が与えられ、ここでＮＡＮＤ１０は一方の入力端にダイ
オードＤ１４を介して前記ＮＡＮＤ１４の出力が加えら
れると共にＮＡＮＤ１５，１６よりなるフリツプフロツ
プ回路の出力が加えられ、且つ他方の入力端にはＮＡＮ
Ｄ１１，１２よりなるフリツプフロツプ回路の出力が加
えられているから、早送りおよび巻戻しとなるときＮＡ
ＮＤ１０によってＭＯＮＯ ＭＴＪＬＴＩ２がトリガー
されて結局この出力パルスによって前記ＮＡＮＤ９の出
力は前記断続的に繰返される無信号状態が生じても“１
”を保持し、反転したＮＡＮＤＩ１１，１２、またはＮ
ＡＮＤ１５，１６によるフリツプフロツプ回路を保持し
誤動作を防止することができる。

また所定曲の再生中スイッチＳ４，Ｓ５（ＲＥＰＥＡＴ
）を同時に操作（連動スイッチとしてもよい）すること
により、所定曲を繰返し再生することができる。

すなわち所定曲再生中前記ＮＡＮＤ１４の出力は“１”
であるからＮＡＮＤ８の出力が前記シュミット回路１５
のＮＡＮＤ２の出力が所定曲再生終了後前記遅延回路１
４にて付加される時定数経過後“０”となることにより
“１”となり、ＮＡＮＤ９の出力にＣ１７，Ｒ３３から
定まる時定数の“０”レベルのパルスが発生し、これを
前記スイッチ操作によりセットしたＦＬＩＰＦＬＯＰ１
３およびＮＡＮＤ１５，１６からなるフリツプフロツプ
に加えることにより前記ＦＬＩＰＦＬＯＰＩ３の出力ζ
を“０”とすると共に、前記ＮＡＮＤ１５ ， １６か
らなるフリツプフロツプが反転し、図示［ＲＥｗＩ端子
を“０”として巻戻し状態とし、巻戻し表示用発光ダイ
オードＬＤ２ｏを点灯せしめる。

そして所定曲の頭部分にある曲間ブランクにより前記シ
ュミット回路１５のＮＡＮＤ２の出力が“０”となるこ
とにより前記と同様にしてＮＡＮＤ９の出力に”０”レ
ベルのパルスが発生し、これによりＦＬＩＰＦＬＯＰ１
３の出力ζを“０”とすると共に前記ＮＡＮＤ１５，１
６からなるフリツプフロツプをリセットし、図示１−Ｒ
ＥＷＪ端子を“１”として定速再生することによって繰
返し再生が可能となるものである。

なお前記スイッチＳ４， Ｓ５は操作したとき断になる
ものとする。

さらに前記スイッチＳ４，Ｓ５を非操作とし、スイッチ
Ｓ６を操作して図示「ＲＥＳ■および［Ｆ − ＦＪ端
子に接続されたスイッチ（図示せず）を操作すればその
曲の頭部分または次の曲の頭部分を出すことができる。

なお前記スイッチＳ４は操作したとき断になるものとす
る。

また比較回路２２の出力端をスイッチＳ２を介して前記
ＩＮＶ・１の他方の入力端に接続するようにしておき（
図示Ｃ−Ｃ）、このスイッチＳ２およびスイッチＳ３を
前記ＲＥＰＥＡＴ用のスイッチＳ４，Ｓ５と連動関係と
しておけば、前記所望曲番設定によるプログラム選択再
生中、前記スイッチを操作することによりその間計数回
路１９のカウンタは加算計数せず、また記憶回路２３の
設定内容もリセットされず該曲目を繰返し再生すること
ができる。

なお前記リセット回路２６のＮＡＮＤ５，６の作用によ
ってかかるプログラム選択装置に電源が投入された際記
憶回路２３に対してリセットパルスを与えることができ
る。

また前記した初期動作修正回路１７は前記した遅延回路
１４で再生信号に付加される時定数により、該再生信号
の立上り部分が遅延されるためシュミット回路１５のＮ
ＡＮＤ１の出力を遅延された時間だけ”１”状態を保持
する結果、前記した誤動作防止回路１８を介して計数回
路１９に与える加算入力を前記遅延された時間だけ遅ら
せて入力せしめるようにしている。

そしてこの動作は前記したように曲中に存在する無録音
部分に相当する時間よりも短かい信号の欠除部分をマス
クして誤動作を防止する一方、計数回路１９における初
期動作を修正する作用をも兼ねている。

すなわち前記所望曲番号の設定後スイッチＳ７（ＳＴＡ
ＲＴ）を操作する迄は磁気テープは非走行の状態である
から計数回路１９の加算入力は入力されずデコーダ出力
端０が“０”となる。

従って前記発光ダイオードＬＤ１１〜ＬＤ２２は点灯し
ない。

そしてスイッチＳ７（ＳＴＡＲＴ）を操作することによ
り磁器テープが走行して第１番目の曲が再生されるが、
前記したように計数回路１９は曲の終了後前記遅延回路
１４で付加される時定数経過後発生するパルスにより計
数されるから、第１番目の曲の終了後デコーダ出力端１
が“０”となり設定内容の番号と一致されなくなる不都
合が生じる。

そこでスイッチＳ７（ＳＴＡＲＴ）を操作することによ
り発生１−ＰＬＡＹ（Ｈ〕」端子の“１”レベルと前記
遅延回路１４とによって発生するシュミット回路１５の
ＮＡＮＤ１の出力“１”でもって初期動作修正回路１７
のＮＡＮＤ３よりパルスを発生せしめてこれを防止する
。

すなわち初期動作を修正することができるものである。

なお図においてスイッチ（ＲＥＳＥＴ）Ｓ２は記憶回路
２３のリセット用スイッチであり、所望曲番号の設定内
容を修正または解除する場合等に使用される。

従って、以上詳述したようにこの発明によれば、特に記
憶手段に予め設定記憶されたすべての設定内容のプログ
ラム選択再生が終了した状態で記憶手段の設定内容を自
動的にリセットすることにより、かかる状態を監視して
手動的にリセット操作するという煩雑さをなくして直ち
に次の操作に備えることができるようにした磁気テープ
のプログラム選択装置を提供することが可能となる。

【図面の簡単な説明】

図ハ本発明磁気テープのプログラム選択装置に係る一実
施例を示す回路結線図である。 Ｈ，，Ｈ２……ヘッド、Ａ１，Ａ２……前置増幅器、１
１……混合回路、１２……飽和増幅器、１３……整流回
路、１４……遅延回路、１５……シュミット回路、１６
……補償回路、１７……初期動作修正回路、１８……誤
動作防止回路、１９……計数回路、２０……エラー修正
回路、２１……テープ走行位置表示回路、２２……比較
回路、２３……記憶回路、２４……設定回路、２５……
設定表示回路、２６……リセット回路、２７……誤動作
防止回路。

Claims (1)

【特許請求の範囲】
1. １ 複数の設定手段により設定される内容を記憶する手
   段と、複数の情報が収録された磁気テープの再生信号か
   ら前記各情報に対応する制御信号部を検出して計数する
   手段と、この計数手段出力および前記記憶手段の設定内
   容を比較する手段と、この比較手段により一致信号が抽
   出されたとき前記磁気テープを高速再生から定速再生に
   切換える手段と、前記磁気テープの終端検出信号により
   動作設定される設定回路と、この設定回路の出力信号に
   よって前記記憶手段の設定内容をリセットする手段とを
   具備することを特徴とする磁気テープのプログラム選択
   装置。