JPS5880835A - 高融点金属シリサイドの形成方法 - Google Patents
高融点金属シリサイドの形成方法Info
- Publication number
- JPS5880835A JPS5880835A JP56178338A JP17833881A JPS5880835A JP S5880835 A JPS5880835 A JP S5880835A JP 56178338 A JP56178338 A JP 56178338A JP 17833881 A JP17833881 A JP 17833881A JP S5880835 A JPS5880835 A JP S5880835A
- Authority
- JP
- Japan
- Prior art keywords
- sputtering
- shutter
- substrate
- melting point
- mosi2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は高融点金属７リサイドの形成方法６二関する
。
。
半導体装置の被細化、高速化の要求が高まり、その配線
材料やゲート電極材料し高融点金属シリサイド（以降Ｍ
−８１と略称する）の応用が検討されている。半導体装
置１用いられるＭ−ａｌ ｌ”ｌ一対しては、低い抵抗
値で６９、かつ薄膜自体のストレスが低いことが要求さ
れている。
材料やゲート電極材料し高融点金属シリサイド（以降Ｍ
−８１と略称する）の応用が検討されている。半導体装
置１用いられるＭ−ａｌ ｌ”ｌ一対しては、低い抵抗
値で６９、かつ薄膜自体のストレスが低いことが要求さ
れている。
従来、半導体装置ζ二用いられるＭ−８ｌ薄膜は、シリ
コン基板上またはシリコン基板上の酸化シリコン膜上幅
＝真空蒸着またはスパッタリングにより形成されていた
。しかし、膜上の如く形成されたＭ−８ｉ薄膜は膜自体
のストレスが大きく、半導体装置の製造工程で、この罠
が形成される下地との間（二しばしば剥れを生ずるとい
う重大な欠点があった。
コン基板上またはシリコン基板上の酸化シリコン膜上幅
＝真空蒸着またはスパッタリングにより形成されていた
。しかし、膜上の如く形成されたＭ−８ｉ薄膜は膜自体
のストレスが大きく、半導体装置の製造工程で、この罠
が形成される下地との間（二しばしば剥れを生ずるとい
う重大な欠点があった。
この発明は膜上の従来の欠点を改良するためのＭ−８ｉ
薄襖の形成方法を提供する。
薄襖の形成方法を提供する。
この発明の方法は、気密容器−二その容器内の雰囲気を
検出するガス分析装置を設けておき、蒸着またはスパッ
タリングを開始した初期にはシャッタを閉じ、ガス分析
装置が検出するガス圧が所定値纏二達したときシャッタ
を開き半導体基板（二対しＭ−８ｔ膜被着を施すもので
参る。
検出するガス分析装置を設けておき、蒸着またはスパッ
タリングを開始した初期にはシャッタを閉じ、ガス分析
装置が検出するガス圧が所定値纏二達したときシャッタ
を開き半導体基板（二対しＭ−８ｔ膜被着を施すもので
参る。
以下シー１実施例（二つき詳細に説明する。Ｍ−８ｔが
一例のモリブデンシリサイドＭｏ Ｓｉ ２を真空中で
スパッタリングＣ二より形成する場合、ｉｌ１図仁示す
装置を用いる。図において、（１）は気密容器で真空ポ
ンプ（２）に接続され容器内は真空１二される。（，３
）はＭｏ Ｓ ｉ２ターゲット、（４）は基板支持台（
５）に支持されたシリコン基板でその間ζニシャッタ（
６）が設けられている。また、気密容器内の残留ガスを
検出分析する残留ガス分析器（７）、例えばオージェ電
子分光分析装置が接続されている。
一例のモリブデンシリサイドＭｏ Ｓｉ ２を真空中で
スパッタリングＣ二より形成する場合、ｉｌ１図仁示す
装置を用いる。図において、（１）は気密容器で真空ポ
ンプ（２）に接続され容器内は真空１二される。（，３
）はＭｏ Ｓ ｉ２ターゲット、（４）は基板支持台（
５）に支持されたシリコン基板でその間ζニシャッタ（
６）が設けられている。また、気密容器内の残留ガスを
検出分析する残留ガス分析器（７）、例えばオージェ電
子分光分析装置が接続されている。
膜上の装置（二より次のようにスパッタリングが行なわ
れる。基板支持台（５）（二表面感＝鹸化シリコン膜が
形成されたシリコン基板（４）をセットし、Ｍｏ５ｉｚ
ターゲツト（３）と対向させる０次に気密容器（１）内
を真空艦ニしたのち、アルゴンガスな３ｘｌＯ）−ル程
度導入する。なお、（８）はガス導入口である。次にシ
ャッタ（６）を閉じてＭｏ３ｉｘターゲツトとシリコン
基板（二電圧を印加しスパッタリングをはじめる。
れる。基板支持台（５）（二表面感＝鹸化シリコン膜が
形成されたシリコン基板（４）をセットし、Ｍｏ５ｉｚ
ターゲツト（３）と対向させる０次に気密容器（１）内
を真空艦ニしたのち、アルゴンガスな３ｘｌＯ）−ル程
度導入する。なお、（８）はガス導入口である。次にシ
ャッタ（６）を閉じてＭｏ３ｉｘターゲツトとシリコン
基板（二電圧を印加しスパッタリングをはじめる。
この後、残留ガス分析器でターゲット表面から放出され
たガスを調べて、窒素、炭素、酸素、および水であるこ
とが判明した。また、上述のガスの成分のスペクトル信
号はスパッタリング開始後ある時間（１実施例の装置で
は約４分間）経過すればほぼノイズレベルまで低減する
ことが判明した。
たガスを調べて、窒素、炭素、酸素、および水であるこ
とが判明した。また、上述のガスの成分のスペクトル信
号はスパッタリング開始後ある時間（１実施例の装置で
は約４分間）経過すればほぼノイズレベルまで低減する
ことが判明した。
そこで１実施例はスパッタリングを開始して約４分間経
過したときシャッタを開き、シリコン基板鴫二対するス
パッタリングζ：移Ｊ） Ｍｏ８ｉ＊薄膜を堆積させる
ものである。そして所望量のスパッタリング堆積量に達
すれば停止する。
過したときシャッタを開き、シリコン基板鴫二対するス
パッタリングζ：移Ｊ） Ｍｏ８ｉ＊薄膜を堆積させる
ものである。そして所望量のスパッタリング堆積量に達
すれば停止する。
膜上の形成方法によるＭｏＳｉ２薄膜のストレスを測定
した値を第２図に従来のものと比較して示す。
した値を第２図に従来のものと比較して示す。
すなわち、この発＠（二よるものがｘ印、従来のものが
Ｑ印で、縦軸の示すストレス値で約Ｈに低減をみている
。これはＳｉ図（＝よって示されるよう（二、Ｍｏ Ｓ
ｉｘ腹の膜厚方向に窒累量を示す信号強度のＡ−１炭素
量を示す信号強度ＯＢ、［１を従来の窒素適を示すに絨
、従来の炭素量を示すｙ線を夫々対応して比較すること
感＝よって確認できる。上記オージェ電子分光分析の結
果からして本発明ζ二かかるＭｏＳｉｘ膜は不純愉元掌
をほとんど貴んでいないといえる。すなわち、Ｍａｒｉ
ｔ膜自体のストレスを低減させる要因であること、が確
−されたこと（二なる。また、その後の半導体装置の製
造工程、例えば熱酸化、蝕刻工程等ζ二おいても安定で
あり、かつ半導体装置６二要求される条件を充分満たし
ている。
Ｑ印で、縦軸の示すストレス値で約Ｈに低減をみている
。これはＳｉ図（＝よって示されるよう（二、Ｍｏ Ｓ
ｉｘ腹の膜厚方向に窒累量を示す信号強度のＡ−１炭素
量を示す信号強度ＯＢ、［１を従来の窒素適を示すに絨
、従来の炭素量を示すｙ線を夫々対応して比較すること
感＝よって確認できる。上記オージェ電子分光分析の結
果からして本発明ζ二かかるＭｏＳｉｘ膜は不純愉元掌
をほとんど貴んでいないといえる。すなわち、Ｍａｒｉ
ｔ膜自体のストレスを低減させる要因であること、が確
−されたこと（二なる。また、その後の半導体装置の製
造工程、例えば熱酸化、蝕刻工程等ζ二おいても安定で
あり、かつ半導体装置６二要求される条件を充分満たし
ている。
第１図は１実施例のスパッタリング装置の断面図、第２
図はＭｏ５ｉｔ ＆のストレスを示す線図、第３図はＭ
ｏ Ｓ ｉｔ層膜中不純物元素の含有量を示す分光分析
結果の線図である。 １ 真空容器 ３ １ｖｌｏＳｉ２ターゲツト５ シ
リコン基板支持台 ６ シャッタ ７ 残留ガス分析装置（オージェ電子分光分析
器ン 代理人 ・弁理士 井 上 −男 ｆａＩ図 昭和 年 月 日 ６゜ 特許庁長官島田番樹殿 １、 事件の表示 昭和５６年特許願第１７８３：１８号 ２、発明の名称 ＾融点金属シリチイドの形成方法 ３、補正をする者 事件との関係 特許出願人 （３０７）東京芝浦電気株式会社 ４、代理人 〒１４４ 東京都大田区Ｈ田４丁目４１番１１号 第−津野田ビル、。 弁上特許事務所内 補正の対象 明細−の発明の詳細な説明の欄 補正の内容 明細書の第３頁第９行目から第１０行目にかかる「オー
ジェ電子分光分析装置」をｒ４ｍ極型質量分析器など」
に補正する。 以上 ば １３３−
図はＭｏ５ｉｔ ＆のストレスを示す線図、第３図はＭ
ｏ Ｓ ｉｔ層膜中不純物元素の含有量を示す分光分析
結果の線図である。 １ 真空容器 ３ １ｖｌｏＳｉ２ターゲツト５ シ
リコン基板支持台 ６ シャッタ ７ 残留ガス分析装置（オージェ電子分光分析
器ン 代理人 ・弁理士 井 上 −男 ｆａＩ図 昭和 年 月 日 ６゜ 特許庁長官島田番樹殿 １、 事件の表示 昭和５６年特許願第１７８３：１８号 ２、発明の名称 ＾融点金属シリチイドの形成方法 ３、補正をする者 事件との関係 特許出願人 （３０７）東京芝浦電気株式会社 ４、代理人 〒１４４ 東京都大田区Ｈ田４丁目４１番１１号 第−津野田ビル、。 弁上特許事務所内 補正の対象 明細−の発明の詳細な説明の欄 補正の内容 明細書の第３頁第９行目から第１０行目にかかる「オー
ジェ電子分光分析装置」をｒ４ｍ極型質量分析器など」
に補正する。 以上 ば １３３−
Claims (1)
- 気密容器内にシャッタを介して高融点金属シリサイドの
ターゲットと半導体基板とを対向させて ・真空雰囲気
とし、蒸着またはスパッタリングを施す高融点金属シリ
サイドの薄膜を形成する方法において、気密容器（＝そ
の容器内の雰囲気を検出するガス分析装置を設けておき
、蒸着またはスパッタリングを開始した初期懺；はシャ
ッタを閉じ、ガス分析装置が検出するガス圧力が所定値
（−達したときシャッタを開き半導体基板（二対し高融
点金属シリサイド膜被着を施す高融点金属シリサイドの
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178338A JPS5880835A (ja) | 1981-11-09 | 1981-11-09 | 高融点金属シリサイドの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178338A JPS5880835A (ja) | 1981-11-09 | 1981-11-09 | 高融点金属シリサイドの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5880835A true JPS5880835A (ja) | 1983-05-16 |
Family
ID=16046738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56178338A Pending JPS5880835A (ja) | 1981-11-09 | 1981-11-09 | 高融点金属シリサイドの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6176664A (ja) * | 1984-09-05 | 1986-04-19 | Hitachi Metals Ltd | スパツタリング装置用タ−ゲツト及びその製造方法 |
-
1981
- 1981-11-09 JP JP56178338A patent/JPS5880835A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6176664A (ja) * | 1984-09-05 | 1986-04-19 | Hitachi Metals Ltd | スパツタリング装置用タ−ゲツト及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0819516B2 (ja) | 薄膜状のアルファＴａを形成するための方法および構造 | |
| JPH0234918A (ja) | 半導体装置の製造方法 | |
| TWI397125B (zh) | 半導體裝置的製造方法 | |
| US5616423A (en) | Ceramic substrate having a multilayered metallic thin film | |
| Thuillard et al. | Al3Ti formation by diffusion of aluminum through titanium | |
| JPH0677216A (ja) | 蒸着薄膜の障壁特性を高めるプラズマアニーリング法 | |
| KR900000300B1 (ko) | 금속엷은 막의 형성방법 및 그 형성장치 | |
| JPS5880835A (ja) | 高融点金属シリサイドの形成方法 | |
| JPH03243770A (ja) | 複合部材およびその製造方法 | |
| JPH10189489A (ja) | Ｃｖｄ成膜方法 | |
| JPS6376321A (ja) | 半導体装置の製造方法 | |
| JPS58171876A (ja) | 鉛合金を主成分とした熱サイクリングに極めて高耐容性のジヨセフソン接合素子の製造方法 | |
| JP3989083B2 (ja) | 真空容器 | |
| JP3029953B2 (ja) | 半導体ウェーハの熱処理装置 | |
| JPH025521A (ja) | 半導体装置の製造方法 | |
| JPH0414493B2 (ja) | ||
| JP2795691B2 (ja) | 半導体装置の製造方法 | |
| Merchant et al. | Interface stability in the Ni-Cr-AI system: Part II. morphological stability of β-Ni5OAI vs γ-Ni40Cr diffusion couple interfaces at 1150° C | |
| JP2000321124A (ja) | 酸化バナジウム薄膜の形成方法及び酸化バナジウム薄膜を用いたボロメータ型赤外線センサ | |
| JPS62247064A (ja) | 金属被膜の成長方法 | |
| JPH01107558A (ja) | 金属薄膜配線の製造方法 | |
| JPS6091631A (ja) | 半導体装置の製造方法 | |
| Abermann | In situ investigation of the stress evolution during deposition of Ti/Al-multi layer films as a function of layer thickness and substrate temperature. | |
| JPH07114202B2 (ja) | 金属シリサイド配線の形成方法 | |
| JPH05171471A (ja) | ３ｄ遷移金属を含む物質のエッチング方法 |