JPS6091631A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6091631A JPS6091631A JP58198310A JP19831083A JPS6091631A JP S6091631 A JPS6091631 A JP S6091631A JP 58198310 A JP58198310 A JP 58198310A JP 19831083 A JP19831083 A JP 19831083A JP S6091631 A JPS6091631 A JP S6091631A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- plasma
- semiconductor substrate
- film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体基板上に金属膜を形成する方法に関する
。
。
最近、ＬＳＩ素子は年々高集積化され、チップの大きさ
は略同じで、素子の寸法縮少にょシ高集積化が達成され
る。高集積化と並び高速化を計るため素子の配線に高融
点金属を用いる方向にある。
は略同じで、素子の寸法縮少にょシ高集積化が達成され
る。高集積化と並び高速化を計るため素子の配線に高融
点金属を用いる方向にある。
例えば不純物拡散層の抵抗を低くするバリヤーメタルと
して或は多層配線における層間コンタクト配線材料とし
てタングステン（Ｗ）、チタン（Ｔｉ）等が用いられて
いる。
して或は多層配線における層間コンタクト配線材料とし
てタングステン（Ｗ）、チタン（Ｔｉ）等が用いられて
いる。
従来これらの高融点金属膜は、形成される工程から明ら
かであるように膜厚、膜質の均一性が要求される。更に
素子形成工程で生じた複雑な段差部においても均一な膜
質がめられる。これら高融点金属膜の形成に対して、減
圧ＣＶＤ法を用い任意の場所に膜を形成する方法がある
。この方法は高融点金属であるタングステン膜を六弗化
タングステン（ＷＦ、 ）によりシリコン（Ｓｉ）膜上
にのみ堆積しシリ、フン酸化膜或は窒化シリコン膜上に
は堆積しないことを利用するものである。この方法によ
れば選択的に任意のタングステン膜パターンの形成が可
能である。例えばＭＯＳトランジスタのソース、ドレイ
ン電極形成に適した例が第１図に示される。図において
、１はシリコン基板、２はフィールド酸化膜、３はゲー
ト酸化膜、４はゲート電極、５は拡散層、６は酸化膜、
７はタングステン膜である。タングステン膜の堆積は、
時としてシリコン膜以外のシリコン酸化膜上にも不均一
な堆積層７ａが生じるという問題があった。この欠点に
対しタングステン膜の成長条件を押える等の試みがなさ
れているが再現性、信頼性の面では不充分であった。
かであるように膜厚、膜質の均一性が要求される。更に
素子形成工程で生じた複雑な段差部においても均一な膜
質がめられる。これら高融点金属膜の形成に対して、減
圧ＣＶＤ法を用い任意の場所に膜を形成する方法がある
。この方法は高融点金属であるタングステン膜を六弗化
タングステン（ＷＦ、 ）によりシリコン（Ｓｉ）膜上
にのみ堆積しシリ、フン酸化膜或は窒化シリコン膜上に
は堆積しないことを利用するものである。この方法によ
れば選択的に任意のタングステン膜パターンの形成が可
能である。例えばＭＯＳトランジスタのソース、ドレイ
ン電極形成に適した例が第１図に示される。図において
、１はシリコン基板、２はフィールド酸化膜、３はゲー
ト酸化膜、４はゲート電極、５は拡散層、６は酸化膜、
７はタングステン膜である。タングステン膜の堆積は、
時としてシリコン膜以外のシリコン酸化膜上にも不均一
な堆積層７ａが生じるという問題があった。この欠点に
対しタングステン膜の成長条件を押える等の試みがなさ
れているが再現性、信頼性の面では不充分であった。
本発明は上記事情に鑑みてなされたもので高融点金属で
あるタングステン膜を選択性良く任意のパターンに形成
しえる金属膜の形成方法を提供することを目的とするも
のである。
あるタングステン膜を選択性良く任意のパターンに形成
しえる金属膜の形成方法を提供することを目的とするも
のである。
本発明は、半導体基板上に高融点金属膜を減圧ＣＶＤ法
により選択的に任意のパターンを形成する際、半導体基
板表面を低温ガスプラズマに曝し、しかる後高融点金属
膜を選択性良く任意のパターンに形成するものである。
により選択的に任意のパターンを形成する際、半導体基
板表面を低温ガスプラズマに曝し、しかる後高融点金属
膜を選択性良く任意のパターンに形成するものである。
本発明によれば、高融点金属膜を選択性良く形成し得る
ことから、演算速度が速く信頼性の高い半導体素子が実
現できる。
ことから、演算速度が速く信頼性の高い半導体素子が実
現できる。
以下、本発明を実施例により説明する。まず使用するプ
ラズマ発生装置を、第２図によシ説明する高融点金属を
形成する試料−は石英製真空容器（８）内に設置された
試料台αくに、ガス導入口Ｈを具備した真空容器のフタ
（９）を介して配置される。しかる後真空排気口Ｉから
排気ポンプ（図示してない）によシ排気される。次にガ
ス導入口Ｑｌよりプラズマ発生ガスを導入し高周波電源
ａ３によシ発生した高周波電力が高周波電極ａ湯に印加
されプラズマＱｌが発生する。
ラズマ発生装置を、第２図によシ説明する高融点金属を
形成する試料−は石英製真空容器（８）内に設置された
試料台αくに、ガス導入口Ｈを具備した真空容器のフタ
（９）を介して配置される。しかる後真空排気口Ｉから
排気ポンプ（図示してない）によシ排気される。次にガ
ス導入口Ｑｌよりプラズマ発生ガスを導入し高周波電源
ａ３によシ発生した高周波電力が高周波電極ａ湯に印加
されプラズマＱｌが発生する。
以上説明したプラズマ発生装置により本発明をＭＯＳ）
う／ジスタのコンタクトホールにおけるバリヤーメタル
（タングステン膜）の形成に応用した例について第３図
を用いて説明する。同第３図に於いて第１図と同一部分
は同一符号で示されている。能動素子が形成されコンタ
クトホールの加工が終了した半導体基板（第３図（ａ）
）が、前述のプラズマ発生装置に配置される。その後真
空容器内を１ｇ ｔｏｒｒ迄排気する。続いてガス導入
口顛よシアルボンガスを流入し真空容器内圧力を０．８
ｔｏｒｒ に保持する。引続き１３．５６ＭＨｚ の高
周波電力を３５０Ｗ （単位電極密度０．２５Ｗ／ｉ
）印加しアルゴンガスプラズマ顛を発生する。このアル
ゴンガスプラズマに５分間半導体基板Ｑ！１９を曝す。
う／ジスタのコンタクトホールにおけるバリヤーメタル
（タングステン膜）の形成に応用した例について第３図
を用いて説明する。同第３図に於いて第１図と同一部分
は同一符号で示されている。能動素子が形成されコンタ
クトホールの加工が終了した半導体基板（第３図（ａ）
）が、前述のプラズマ発生装置に配置される。その後真
空容器内を１ｇ ｔｏｒｒ迄排気する。続いてガス導入
口顛よシアルボンガスを流入し真空容器内圧力を０．８
ｔｏｒｒ に保持する。引続き１３．５６ＭＨｚ の高
周波電力を３５０Ｗ （単位電極密度０．２５Ｗ／ｉ
）印加しアルゴンガスプラズマ顛を発生する。このアル
ゴンガスプラズマに５分間半導体基板Ｑ！１９を曝す。
このようにして本発明を施した後半導体基板（Ｌ！９は
、引続き通常の減圧ＣＶＤ装置にて例えば、六弗化タン
、ゲステンＣＷＦ６）ガス分圧３Ｘ１０ ｔｏｃｒとし
、キャリアガスを水素（Ｈりに用い圧力Ｑ、ｌ ｔｏｒ
ｒで試料温度３７０℃の堆積条件により、１０分間堆積
する。この条件で３０ＯＡのタングステン（Ｗ）膜７が
コンタクトホールに堆積する（第３図（ｂ））。このよ
うにして形成されたコンタクトホールのバリヤーメタル
は、拡散７ｍ ５のシリコン及びゲート電極４の多結晶
シリコンにのみ選択的に形成すれパッシベーション膜で
あるＣＶＤ５ｉＯ，膜６上には堆積しない。
、引続き通常の減圧ＣＶＤ装置にて例えば、六弗化タン
、ゲステンＣＷＦ６）ガス分圧３Ｘ１０ ｔｏｃｒとし
、キャリアガスを水素（Ｈりに用い圧力Ｑ、ｌ ｔｏｒ
ｒで試料温度３７０℃の堆積条件により、１０分間堆積
する。この条件で３０ＯＡのタングステン（Ｗ）膜７が
コンタクトホールに堆積する（第３図（ｂ））。このよ
うにして形成されたコンタクトホールのバリヤーメタル
は、拡散７ｍ ５のシリコン及びゲート電極４の多結晶
シリコンにのみ選択的に形成すれパッシベーション膜で
あるＣＶＤ５ｉＯ，膜６上には堆積しない。
従って引続き行なうアルミニューム等の電極配線１７に
よって配線間のシ田−ト等絶縁不良は起らず信頼性の高
いＭＯＳトランジスタが形成された（第３図（Ｃ））。
よって配線間のシ田−ト等絶縁不良は起らず信頼性の高
いＭＯＳトランジスタが形成された（第３図（Ｃ））。
なお、上記実施例においては、プラズマ発生ガスとして
アルゴンガスを用いているが、これに限らず例えば窒素
ガス、ヘリウム、水素ガス等でもよく、また半導体基板
に損傷を与えない範囲で反応性ガス（四弗化炭素、四弗
化シリコン等）を混入しても本発明社有効であった。
アルゴンガスを用いているが、これに限らず例えば窒素
ガス、ヘリウム、水素ガス等でもよく、また半導体基板
に損傷を与えない範囲で反応性ガス（四弗化炭素、四弗
化シリコン等）を混入しても本発明社有効であった。
上記実施例では高融点金属膜としてＷＦ、を用いタング
ステン（Ｗ）を形成した場合について述べたが、他の高
融点金属としてＭｏＦ、によるモリブデｙ （Ｍｏ）、
ＴａＣｔｌ によるタンクＡ／（Ｔａ）及びＴｉＣＡを
用いたチタニウム（Ｔｉ）膜等の形成についても本発明
は有効である。
ステン（Ｗ）を形成した場合について述べたが、他の高
融点金属としてＭｏＦ、によるモリブデｙ （Ｍｏ）、
ＴａＣｔｌ によるタンクＡ／（Ｔａ）及びＴｉＣＡを
用いたチタニウム（Ｔｉ）膜等の形成についても本発明
は有効である。
また、上記実施例では、半導体基板をガスプラズマに曝
す手段として、プラズマエツチング等で知られている円
筒形のプラズマ発生装置を用いたが、プラズマＣＶＤ等
で用いる平行平板型電極構造のプラズマ発生装置によっ
ても本発明の効果は有効である。更らに上記実施例では
、半導体基板をガスプラズマに曝した後、大気を経て減
圧ＣＶＤ装置により高融点金属膜を形成したが、プラズ
マ発生装置と減圧ＣＶＤ装置をロードロックとして半導
体基板を大気に曝すことなく連続的に高融点金属膜を形
成しても本発明は有効に作用する。
す手段として、プラズマエツチング等で知られている円
筒形のプラズマ発生装置を用いたが、プラズマＣＶＤ等
で用いる平行平板型電極構造のプラズマ発生装置によっ
ても本発明の効果は有効である。更らに上記実施例では
、半導体基板をガスプラズマに曝した後、大気を経て減
圧ＣＶＤ装置により高融点金属膜を形成したが、プラズ
マ発生装置と減圧ＣＶＤ装置をロードロックとして半導
体基板を大気に曝すことなく連続的に高融点金属膜を形
成しても本発明は有効に作用する。
第１図は従来技術によシ高融点金属膜形成を行った場合
の問題を説明するための半導体基板の断面図、第２図は
本発明に用いるガスプラズマ発生装置の構成図、第３図
は本発明によってコンタクトホールのバリヤーメタルを
形成し７’５Ｍ０８）ランジスタの製造工程を説明する
断面図である。 図において、１・・・シリコン基板、２・・・フィール
ド酸化膜、３・・・ゲート酸化膜、４・・・ゲート電極
、５・・・拡散層、６・・・バシシペーション膜、７・
・・タングステン膜、８・・・石英製真空容器、９・・
・フタ、１０・・・ガス導入口、１１・・・排気口、１
２・・・高周波電極、】、３・・・高周波電源、１４・
・・試料支持台、１５・・・試料、１６・・・ガスプラ
ズマ、１７・・・電極配線＜ｈｔ）。 （７３１７） 弁理士 則 近 憲 佑（ほか１名） 第１図 ｂ− 第 ２ 図 第 ３ 図 ム
の問題を説明するための半導体基板の断面図、第２図は
本発明に用いるガスプラズマ発生装置の構成図、第３図
は本発明によってコンタクトホールのバリヤーメタルを
形成し７’５Ｍ０８）ランジスタの製造工程を説明する
断面図である。 図において、１・・・シリコン基板、２・・・フィール
ド酸化膜、３・・・ゲート酸化膜、４・・・ゲート電極
、５・・・拡散層、６・・・バシシペーション膜、７・
・・タングステン膜、８・・・石英製真空容器、９・・
・フタ、１０・・・ガス導入口、１１・・・排気口、１
２・・・高周波電極、】、３・・・高周波電源、１４・
・・試料支持台、１５・・・試料、１６・・・ガスプラ
ズマ、１７・・・電極配線＜ｈｔ）。 （７３１７） 弁理士 則 近 憲 佑（ほか１名） 第１図 ｂ− 第 ２ 図 第 ３ 図 ム
Claims (3)
- （１）半導体基板上に金属膜を選択的に形成する工程に
於いて、あらかじめ半導体基板をガスプラズマに曝すこ
とを特徴とする金属膜形成方法。 - （２）金属膜形成工程は減圧気相成長法を用いることを
特徴とする特許請求の範囲第１項記載の金属膜形成方法
。 - （３）半導体基板を曝すガスプラズマは、少なくとも不
活性ガスを含むことを特徴とする特許請求の範囲第１項
記載の金属膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198310A JPS6091631A (ja) | 1983-10-25 | 1983-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198310A JPS6091631A (ja) | 1983-10-25 | 1983-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6091631A true JPS6091631A (ja) | 1985-05-23 |
| JPH0580815B2 JPH0580815B2 (ja) | 1993-11-10 |
Family
ID=16388999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198310A Granted JPS6091631A (ja) | 1983-10-25 | 1983-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091631A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376220A (ja) * | 1989-08-18 | 1991-04-02 | Fujitsu Ltd | 化学気相成長装置及び化学気相成長法 |
| JPH06108252A (ja) * | 1992-09-16 | 1994-04-19 | Internatl Business Mach Corp <Ibm> | 選択的な金の低温化学蒸着 |
| US6013575A (en) * | 1995-07-07 | 2000-01-11 | Kabushiki Kaisha Toshiba | Method of selectively depositing a metal film |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5248468A (en) * | 1975-10-15 | 1977-04-18 | Nec Home Electronics Ltd | Process for production of semiconductor device |
| JPS5776833A (en) * | 1980-09-04 | 1982-05-14 | Applied Materials Inc | Heat resistant metal depositing method and product thereof |
-
1983
- 1983-10-25 JP JP58198310A patent/JPS6091631A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5248468A (en) * | 1975-10-15 | 1977-04-18 | Nec Home Electronics Ltd | Process for production of semiconductor device |
| JPS5776833A (en) * | 1980-09-04 | 1982-05-14 | Applied Materials Inc | Heat resistant metal depositing method and product thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376220A (ja) * | 1989-08-18 | 1991-04-02 | Fujitsu Ltd | 化学気相成長装置及び化学気相成長法 |
| JPH06108252A (ja) * | 1992-09-16 | 1994-04-19 | Internatl Business Mach Corp <Ibm> | 選択的な金の低温化学蒸着 |
| US6013575A (en) * | 1995-07-07 | 2000-01-11 | Kabushiki Kaisha Toshiba | Method of selectively depositing a metal film |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0580815B2 (ja) | 1993-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0573254B2 (ja) | ||
| US7186638B2 (en) | Passivation processes for use with metallization techniques | |
| KR19990022507A (ko) | 플라즈마를 강화시켜 티타늄 질화물을 어닐링하는 방법 | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JPH05209279A (ja) | 金属膜形成装置および金属膜形成法 | |
| US6197674B1 (en) | CVD-Ti film forming method | |
| JP3208124B2 (ja) | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 | |
| JPH11307480A (ja) | 化学気相堆積法によるブランケットタングステン膜の応力を低減する方法 | |
| JP3072807B2 (ja) | 半導体装置の製造方法 | |
| JP2980645B2 (ja) | 金属薄膜の形成方法 | |
| JP3200085B2 (ja) | 高密度集積回路用導電層又は構造物の製法及び装置 | |
| JPS6091631A (ja) | 半導体装置の製造方法 | |
| JP2974376B2 (ja) | 半導体装置の製造方法 | |
| JP3138892B2 (ja) | 薄膜形成方法及びその装置 | |
| JP3628570B2 (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| US6548398B1 (en) | Production method of semiconductor device and production device therefor | |
| JP3449428B2 (ja) | 半導体装置の製造方法 | |
| JP3226498B2 (ja) | 半導体装置およびその製造方法 | |
| JP2776807B2 (ja) | 半導体装置の製造方法 | |
| JPH04345022A (ja) | ブランケットメタルｃｖｄ装置 | |
| JPH0279446A (ja) | スルーホールへの金属穴埋め方法 | |
| JPH0238568A (ja) | 薄膜形成装置 | |
| JP3149912B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08330424A (ja) | 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置 |