JPS5881842A - ワイパ間欠駆動制御装置 - Google Patents
ワイパ間欠駆動制御装置Info
- Publication number
- JPS5881842A JPS5881842A JP56178959A JP17895981A JPS5881842A JP S5881842 A JPS5881842 A JP S5881842A JP 56178959 A JP56178959 A JP 56178959A JP 17895981 A JP17895981 A JP 17895981A JP S5881842 A JPS5881842 A JP S5881842A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference signal
- time
- output
- wiper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 10
- 230000004913 activation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035935 pregnancy Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60S—SERVICING, CLEANING, REPAIRING, SUPPORTING, LIFTING, OR MANOEUVRING OF VEHICLES, NOT OTHERWISE PROVIDED FOR
- B60S1/00—Cleaning of vehicles
- B60S1/02—Cleaning windscreens, windows or optical devices
- B60S1/04—Wipers or the like, e.g. scrapers
- B60S1/06—Wipers or the like, e.g. scrapers characterised by the drive
- B60S1/08—Wipers or the like, e.g. scrapers characterised by the drive electrically driven
- B60S1/0803—Intermittent control circuits
- B60S1/0807—Intermittent control circuits using electronic control means, e.g. tubes, semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、車両用ワイパの間欠駆動を制御するワイパ
間欠駆動制御装置シー関するものである。
間欠駆動制御装置シー関するものである。
従来、この種の装置としては抵抗およびコンチンｔｃよ
り形成されるタイマ回路なワイパ駆動装置に設け、タイ
マ回路の時定数を変えることによリワイパの間欠駆動の
時間間隔を制御するようＣ二したものが知られている。
り形成されるタイマ回路なワイパ駆動装置に設け、タイ
マ回路の時定数を変えることによリワイパの間欠駆動の
時間間隔を制御するようＣ二したものが知られている。
つまり、かかる従来装置はタイマ回路゛の時定数をたと
えばその回路の抵抗を可変とし、その抵抗に連結される
つまみの回転角度を目安としてワイパの間欠駆動の時間
間隔を調節していた。
えばその回路の抵抗を可変とし、その抵抗に連結される
つまみの回転角度を目安としてワイパの間欠駆動の時間
間隔を調節していた。
しかしながら、このような従来装置艦＝よるとつまみの
回転角度４二よりワイパの間欠駆動間隔を予欄して設定
するため、かかる設定はおのずと試行錯誤的Ｃ二ならざ
るを得ない。つまり、運転時における気象条件あるいは
運転速度６応じてその設定量を何度も修正する必要が生
じきわめて煩しいという問題点があった。
回転角度４二よりワイパの間欠駆動間隔を予欄して設定
するため、かかる設定はおのずと試行錯誤的Ｃ二ならざ
るを得ない。つまり、運転時における気象条件あるいは
運転速度６応じてその設定量を何度も修正する必要が生
じきわめて煩しいという問題点があった。
この発明は、このような従来の問題点（：着目してなさ
れたものでワイパの間欠駆動における時間間隔を所望に
応じて直ちＣ二設定することができるワイパ間欠駆動制
御装置を提供することを目的とする。
れたものでワイパの間欠駆動における時間間隔を所望に
応じて直ちＣ二設定することができるワイパ間欠駆動制
御装置を提供することを目的とする。
以下、この発明を図面（：基づいて説明する。
まず構成を説明する。第１図はこの発明の一実施例を示
すブロック図である。これＣ二よると符号１は発振器で
あり、この発振器１は変換回路としてのデジタルアナロ
グ（Ｄ−Ａ）変換器２に接続されている。一方、符号３
は初期作動回路であり、この初期作動回路はサンプルホ
ールド回路４に接続されている。そして、Ｄ−Ａ変換器
２およびサンプルホールド回路４の各出力端は比較回路
５の入力端にそれぞれ接続されている。この比較回路５
の出力端は図示しないワイパに接続されてワイパ駆動回
路ｉ構成する間欠リレー作動回路７に接続され、この間
欠リレー作動回路７には上述した一゛初期作動回路３が
接続されている。また、間欠リレー作動回路はリセット
回路６を介してＤ−Ａ変換器２に接続されている。さら
に、Ｄ−Ａ変換器２とサンプルホールド回路４との間に
はスイッチ歴が設けられている。
すブロック図である。これＣ二よると符号１は発振器で
あり、この発振器１は変換回路としてのデジタルアナロ
グ（Ｄ−Ａ）変換器２に接続されている。一方、符号３
は初期作動回路であり、この初期作動回路はサンプルホ
ールド回路４に接続されている。そして、Ｄ−Ａ変換器
２およびサンプルホールド回路４の各出力端は比較回路
５の入力端にそれぞれ接続されている。この比較回路５
の出力端は図示しないワイパに接続されてワイパ駆動回
路ｉ構成する間欠リレー作動回路７に接続され、この間
欠リレー作動回路７には上述した一゛初期作動回路３が
接続されている。また、間欠リレー作動回路はリセット
回路６を介してＤ−Ａ変換器２に接続されている。さら
に、Ｄ−Ａ変換器２とサンプルホールド回路４との間に
はスイッチ歴が設けられている。
このような構成となっているため、発振器１で得られる
発振出力はＤ−Ａ変換器２にてその信号レベルが時間の
経過に伴って漸次変化する基準信号に変換される。この
基準信号はワイパの間欠駆動の際発生し、その信号発生
と同時に初期作動回路３が作動する。初期作動回路３の
作動Ｃ二よりサンプルホールド回路４が働き、所望の時
点にてスイッチ歴を操作すると、その時点における基準
信号を取り出すことができ、その基準信号はサンプルホ
ールド回路４に記憶される。一方比較回路５にはＤ−Ａ
変換器２およびサンプルホールド回路４の出力が供給さ
れているから、Ｄ−Ａ変換器２から得られる基準信号と
サンプルホールド回路４Ｃ；記憶された基準信号の各信
号レベルが一致したとき比較回路５の出力は反転する。
発振出力はＤ−Ａ変換器２にてその信号レベルが時間の
経過に伴って漸次変化する基準信号に変換される。この
基準信号はワイパの間欠駆動の際発生し、その信号発生
と同時に初期作動回路３が作動する。初期作動回路３の
作動Ｃ二よりサンプルホールド回路４が働き、所望の時
点にてスイッチ歴を操作すると、その時点における基準
信号を取り出すことができ、その基準信号はサンプルホ
ールド回路４に記憶される。一方比較回路５にはＤ−Ａ
変換器２およびサンプルホールド回路４の出力が供給さ
れているから、Ｄ−Ａ変換器２から得られる基準信号と
サンプルホールド回路４Ｃ；記憶された基準信号の各信
号レベルが一致したとき比較回路５の出力は反転する。
この反転出力により間欠リレー作動回路７が作動するた
めワイパの掃引が一回行なわれる。比較回路５の出力が
反転するとリセット回路６が働くためＤ−Ａ変換ｌｓ２
はリセットされ、Ｄ−Ａ変換器２は再び時間の経過（＝
伴って変化する基準信号を発生し、その初期レベルの時
点からスイッチ歴を操作する時点までの間隔を置いてワ
イパの掃引が間欠して行なわれる。なお、Ｄ−Ａ変換器
２は同様な特性を有する積分器とすることができる。
めワイパの掃引が一回行なわれる。比較回路５の出力が
反転するとリセット回路６が働くためＤ−Ａ変換ｌｓ２
はリセットされ、Ｄ−Ａ変換器２は再び時間の経過（＝
伴って変化する基準信号を発生し、その初期レベルの時
点からスイッチ歴を操作する時点までの間隔を置いてワ
イパの掃引が間欠して行なわれる。なお、Ｄ−Ａ変換器
２は同様な特性を有する積分器とすることができる。
次に、第１図（：示すブロック図Ｃ：基づいて構成され
るさらに評細な実施例につき第２図を参照して説明する
。
るさらに評細な実施例につき第２図を参照して説明する
。
第２図において符号ＶＯは電源であり、局はワイパ駆動
回路を構成するワイパ駆動用のモータであって、電源Ｖ
ｏはモータＭＯの一端に接続されている。
回路を構成するワイパ駆動用のモータであって、電源Ｖ
ｏはモータＭＯの一端に接続されている。
このモータ動の二つの他端はワイパの駆動モードを変え
るワイパスイッチ罰の端子Ｈ，Ｌにそれぞれ接続されて
いる。なお、このワイバスイッ？ＷＳは図中表Ｇに示さ
れる接続関係を有し、オフモードＯＦＦのときは端子Ｍ
および端子りが接続され、間欠モードＩＮＴのときは端
子！および端子Ｅ１端子Ｍおよび端子りがそれぞれ接続
されるよう□になっている。ＬＯは低速モードのときで
端子Ｅおよび端子りが接続され、Ｈ■は高速モードのと
きで端子Ｅおよび端子Ｈが接続されるようになっている
。ここで、端子Ｅは接地されるようになっている。さら
に、モータＭの一端は、オートストップスイッチＡ８お
よびリレー接点Ｒ８を介して端子Ｍに接続されている。
るワイパスイッチ罰の端子Ｈ，Ｌにそれぞれ接続されて
いる。なお、このワイバスイッ？ＷＳは図中表Ｇに示さ
れる接続関係を有し、オフモードＯＦＦのときは端子Ｍ
および端子りが接続され、間欠モードＩＮＴのときは端
子！および端子Ｅ１端子Ｍおよび端子りがそれぞれ接続
されるよう□になっている。ＬＯは低速モードのときで
端子Ｅおよび端子りが接続され、Ｈ■は高速モードのと
きで端子Ｅおよび端子Ｈが接続されるようになっている
。ここで、端子Ｅは接地されるようになっている。さら
に、モータＭの一端は、オートストップスイッチＡ８お
よびリレー接点Ｒ８を介して端子Ｍに接続されている。
電Ｉ Ｖｏ ｌ二はトランジスタＴ４のエミッタが接続
され、そのコレクタはコントローラ電源Ｖｃｃに接続さ
れている。そして、トランジスタＴ４のベースは抵抗Ｒ
６を介して端子Ｉに接続されている。コントローラ電源
獅は初期作動回路３の抵抗Ｒ１の一端および抵抗Ｒ１の
一側；それぞれ接続されている。抵抗Ｂ１は抵抗Ｒ２に
直列に接続され、抵抗Ｒ２の一端は接地され、その分圧
点は電界効果トランジスタＦＥＴのドレイン、に接続さ
れている。また、抵抗Ｒ３はコンデンサＣ１６：直列に
接続され、その接続点はノット素子ＮＯＴを介して抵抗
Ｒｎ１−接続されている。そして、抵抗Ｒ４の一端は電
界効果トランジスタＦＥＴのゲートに接続され、このゲ
ートは抵抗Ｒ５を介してトランジスタＴ１のベースに接
続されその工きツタは接地されている。
され、そのコレクタはコントローラ電源Ｖｃｃに接続さ
れている。そして、トランジスタＴ４のベースは抵抗Ｒ
６を介して端子Ｉに接続されている。コントローラ電源
獅は初期作動回路３の抵抗Ｒ１の一端および抵抗Ｒ１の
一側；それぞれ接続されている。抵抗Ｂ１は抵抗Ｒ２に
直列に接続され、抵抗Ｒ２の一端は接地され、その分圧
点は電界効果トランジスタＦＥＴのドレイン、に接続さ
れている。また、抵抗Ｒ３はコンデンサＣ１６：直列に
接続され、その接続点はノット素子ＮＯＴを介して抵抗
Ｒｎ１−接続されている。そして、抵抗Ｒ４の一端は電
界効果トランジスタＦＥＴのゲートに接続され、このゲ
ートは抵抗Ｒ５を介してトランジスタＴ１のベースに接
続されその工きツタは接地されている。
初期作動回路３の電界効果トランジスタＦＢＴのソース
はサンプルホールド回路４のオペアンプＡ２の非反転入
力端に接続され、この非反転入力端はコンデンサＣ２を
介して接地されている。また、オペアンプＡ２の出力端
は反転入力端に接続されている。
はサンプルホールド回路４のオペアンプＡ２の非反転入
力端に接続され、この非反転入力端はコンデンサＣ２を
介して接地されている。また、オペアンプＡ２の出力端
は反転入力端に接続されている。
一方、発振器１は直列１＝接続された二個のノア素子Ｎ
ＯＲおよびその接続点こ接続される抵抗Ｒ７、一方のノ
ア素子ＮＯＨの出力端＆：接続される抵抗Ｒ８、コンデ
ンサＣｉにより形成され、いわゆるに発振器の一種であ
る。この発振器ｌの抵抗Ｒ８はＤ−Ａ変換器２の２道カ
ウンタ進の入力端Ｃ：接続されている。この２進カウン
タ紹はたとえば４ビツトのカウンタであり、このカウン
タ心の出力端（：は抵抗ｒ、・・・・・・・・・ｒ８で
構成されるラダー抵抗が接続され、このラダー抵抗の出
力端はオペアンプＡ１の非反転入力端に接続されている
。そして、オペアンプＡ１の反転入力端はその出力端４
：接続されている。オペアンプＡ１の出力端は常開接点
を有する自己復帰性のスイッチ歴を介してオペアンプム
２の非反転入力端Ｃ二接続されている。
ＯＲおよびその接続点こ接続される抵抗Ｒ７、一方のノ
ア素子ＮＯＨの出力端＆：接続される抵抗Ｒ８、コンデ
ンサＣｉにより形成され、いわゆるに発振器の一種であ
る。この発振器ｌの抵抗Ｒ８はＤ−Ａ変換器２の２道カ
ウンタ進の入力端Ｃ：接続されている。この２進カウン
タ紹はたとえば４ビツトのカウンタであり、このカウン
タ心の出力端（：は抵抗ｒ、・・・・・・・・・ｒ８で
構成されるラダー抵抗が接続され、このラダー抵抗の出
力端はオペアンプＡ１の非反転入力端に接続されている
。そして、オペアンプＡ１の反転入力端はその出力端４
：接続されている。オペアンプＡ１の出力端は常開接点
を有する自己復帰性のスイッチ歴を介してオペアンプム
２の非反転入力端Ｃ二接続されている。
こうして、Ｄ−Ａ変換器２の出力は比較回路５のオペア
ンプムＳの反転入力端に接続され、その非反転入力端に
は抵抗Ｒ１ｏを介してサンプルホールド回路４のオペア
ンプＡ２の出力端が接続されている。
ンプムＳの反転入力端に接続され、その非反転入力端に
は抵抗Ｒ１ｏを介してサンプルホールド回路４のオペア
ンプＡ２の出力端が接続されている。
そして、オペアンプＡ５の出力端は、抵抗Ｒｎを介して
その非反転入力端（二接続されていると共Ｃ；抵抗Ｒ１
！を介して間欠リレー作動回路７におけるトランジスタ
Ｔ２のベースに接続されている。
その非反転入力端（二接続されていると共Ｃ；抵抗Ｒ１
！を介して間欠リレー作動回路７におけるトランジスタ
Ｔ２のベースに接続されている。
間欠リレー作動回路７のトランジスタＴ２の工きツタは
接地され、そのコレクタは抵抗Ｒ＋ｉを介してコントロ
ーラ電源獅（＝接続されている。なお、トランジスタＴ
２のベースは初期作動回路３のトランジスタＴ１のコレ
クタと接続されている。また、トランジスタＴ２のコレ
クタは抵抗Ｒ１４を介してトランジスタＴｌのベースに
接続され、このベースは抵抗＆＠を介して接地されてい
る。さらに、トランジスタへのエミッタは接地され、そ
のコレクタは間欠リレーの励磁＝イルＹＣを介して電源
ｖＯに接続されている。また、トランジスタＴ２のコレ
クタはリセット回路６の抵抗Ｒ１の一端に接続されてい
る。この抵抗Ｒ９はコンデンサＣ４と共にリセット回路
６を構成し、抵抗Ｒ９およびコンデンサＣ４の接続点は
２進カウンタ心のリセット端子Ｃ：接続されている。
接地され、そのコレクタは抵抗Ｒ＋ｉを介してコントロ
ーラ電源獅（＝接続されている。なお、トランジスタＴ
２のベースは初期作動回路３のトランジスタＴ１のコレ
クタと接続されている。また、トランジスタＴ２のコレ
クタは抵抗Ｒ１４を介してトランジスタＴｌのベースに
接続され、このベースは抵抗＆＠を介して接地されてい
る。さらに、トランジスタへのエミッタは接地され、そ
のコレクタは間欠リレーの励磁＝イルＹＣを介して電源
ｖＯに接続されている。また、トランジスタＴ２のコレ
クタはリセット回路６の抵抗Ｒ１の一端に接続されてい
る。この抵抗Ｒ９はコンデンサＣ４と共にリセット回路
６を構成し、抵抗Ｒ９およびコンデンサＣ４の接続点は
２進カウンタ心のリセット端子Ｃ：接続されている。
次に、第２図Ｃ：基づいて構成される実施例の作動につ
き第３図のタイムチャートを参照して説明する。
き第３図のタイムチャートを参照して説明する。
まず、ワイパスイッチ■を間欠そ一ドＩＮＴにしてコン
トローラ電源−をオンさせる（第３図（イ）参照）。こ
れにより、初期作動回路３が働きコンデンサＣ１の充電
が開始する。コンデンサＣ１の充電の間ノット素子ＮＯ
Ｔはハイレベルを出力しているから電界効果トランジス
タＦＥＴおよびトランジスタＴ１はオンとなっている（
第３図に）参照）。このため比較回路４のプンデーンサ
Ｃ２が充電されてオペアンプＡ２の出力レベル町がホー
ルドされる（第３図（ト）参照）。トランジスタＴ１の
オンによりトランジスタＴ２がオフと−なりてトランジ
スタＴ５をオンさせ、間欠リレーの励磁コイルπが通電
してリレー接点Ｒ８をオンさせる。トランジスタＴ２の
オフ１：よりリセット回路６が働いて（第３図−参照）
２道カウンタ心なリセットさせる。なお、リレー接点部
がオンすることによりモータ絢がワイパの一回掃引礪；
相幽する分だけ回転する。コンデンサＣ１の充電完了に
よりチェック点ａの電位が一定となり、この電位により
ノット素子ＮＯＴの出力は反転してチェック点すはロー
レベルとなり（第３図に）参照）、トランジスタＴ１は
オフとなる。トランジスタＴ１のオフ（二よりチェック
点Ｃはハイレベルとなる（第３図（へ）参照）。これに
よりトランジスタＴ２はオンとなり２進カウンタ心のリ
セットは解除される。
トローラ電源−をオンさせる（第３図（イ）参照）。こ
れにより、初期作動回路３が働きコンデンサＣ１の充電
が開始する。コンデンサＣ１の充電の間ノット素子ＮＯ
Ｔはハイレベルを出力しているから電界効果トランジス
タＦＥＴおよびトランジスタＴ１はオンとなっている（
第３図に）参照）。このため比較回路４のプンデーンサ
Ｃ２が充電されてオペアンプＡ２の出力レベル町がホー
ルドされる（第３図（ト）参照）。トランジスタＴ１の
オンによりトランジスタＴ２がオフと−なりてトランジ
スタＴ５をオンさせ、間欠リレーの励磁コイルπが通電
してリレー接点Ｒ８をオンさせる。トランジスタＴ２の
オフ１：よりリセット回路６が働いて（第３図−参照）
２道カウンタ心なリセットさせる。なお、リレー接点部
がオンすることによりモータ絢がワイパの一回掃引礪；
相幽する分だけ回転する。コンデンサＣ１の充電完了に
よりチェック点ａの電位が一定となり、この電位により
ノット素子ＮＯＴの出力は反転してチェック点すはロー
レベルとなり（第３図に）参照）、トランジスタＴ１は
オフとなる。トランジスタＴ１のオフ（二よりチェック
点Ｃはハイレベルとなる（第３図（へ）参照）。これに
よりトランジスタＴ２はオンとなり２進カウンタ心のリ
セットは解除される。
一方、ワイパスイッチ紹のオンと共に発振器１が働き所
定周波数の矩形波パルスを発振させる（第３図同参照）
。このパルスを受けてリセットが解除された２進カウン
タ心はカウントを開始する（第３図（へ）参照）。この
カウンタ心は発振器１の出力パルスと同期し、２進符号
で００００から１１１１までの１６カウントを行なう。
定周波数の矩形波パルスを発振させる（第３図同参照）
。このパルスを受けてリセットが解除された２進カウン
タ心はカウントを開始する（第３図（へ）参照）。この
カウンタ心は発振器１の出力パルスと同期し、２進符号
で００００から１１１１までの１６カウントを行なう。
このカウント出力Ｃ二よりラダー抵抗ｒ、・・・・・・
・・・ｒ８でチェック点ｄの電位を１カウント毎（：電
源電圧の１６分の１づつ階段状に上昇させる。なお、ラ
ダー抵抗ｒ１・・・・・・・・・ｒ８の出力側（二接続
されるオペアンプＡ１はスイッチ硯がオンされてコンデ
ンサＣ２の充電が行なわれる場合にその出力側の電圧変
動を防ぐ働きをする。
・・・ｒ８でチェック点ｄの電位を１カウント毎（：電
源電圧の１６分の１づつ階段状に上昇させる。なお、ラ
ダー抵抗ｒ１・・・・・・・・・ｒ８の出力側（二接続
されるオペアンプＡ１はスイッチ硯がオンされてコンデ
ンサＣ２の充電が行なわれる場合にその出力側の電圧変
動を防ぐ働きをする。
こうして、チェック点ｄの電位がチェック点・のそれよ
りも大きくなるとオペアンプんの出力は反転し、チェッ
クＡｃはローレベルとなる。つまり、トランジスタＴ２
はオフとなり、トランジスタＴ５はオンして間欠リレー
接点Ｒ８が作動すると共Ｃ：カウンタ心はリセットされ
る。以下、この動作を繰り返し第３図に示すように最大
周期Ｔａにてワイパは間欠駆動を行なうようになる。
りも大きくなるとオペアンプんの出力は反転し、チェッ
クＡｃはローレベルとなる。つまり、トランジスタＴ２
はオフとなり、トランジスタＴ５はオンして間欠リレー
接点Ｒ８が作動すると共Ｃ：カウンタ心はリセットされ
る。以下、この動作を繰り返し第３図に示すように最大
周期Ｔａにてワイパは間欠駆動を行なうようになる。
次に、所望の時点たとえば気象条件によりワイパの間欠
駆動の周期を変えたいと判断した時点ｔ。
駆動の周期を変えたいと判断した時点ｔ。
でスイッチ腑をオンすると、この時点ｔｏにおけるチェ
ック点ｄの電位とオペアンプＡ２の非反転入力端のレベ
ルとが同一となる（第３図（へ）、（ト）参照）。
ック点ｄの電位とオペアンプＡ２の非反転入力端のレベ
ルとが同一となる（第３図（へ）、（ト）参照）。
次いで時点ｔ１でスイッチ歴をオフするとチェック点・
の電位−２はそのときのチェック点ｄの電位と同一レベ
ルにホールドされる。このホー゛ルドされた電位町はチ
ェック点ｄの初期レベルすなわち基準信号の最小レベル
ｇＩｏの時点を−から時点ｔ２に至るまでの時間間隔Ｃ
二比例している。つまり、チェック点−が電位町にホー
ルドされるとオペアンプ人５の出力はチェック点ｄのレ
ベルが電位ｇ２を超える時点ｔ２で反転するよう域＝な
る。このオペアンプＡ５の出力反転シーより上述したよ
うにトランジスタＴ２がオフとなりカウンタ進のリセッ
トおよび間欠リレーの励磁コイルＹＣへの通電が行なわ
れる。以下この作動を繰り返し、周期Ｔにてワイパの間
欠駆動がなされる。なお、リセット回路６は抵抗シおよ
び；ンデンサＣ４により決まる時定数を有すが、これは
この時定数により間欠リレーを作動させる時間１．を定
めるよう（＝するためである。
の電位−２はそのときのチェック点ｄの電位と同一レベ
ルにホールドされる。このホー゛ルドされた電位町はチ
ェック点ｄの初期レベルすなわち基準信号の最小レベル
ｇＩｏの時点を−から時点ｔ２に至るまでの時間間隔Ｃ
二比例している。つまり、チェック点−が電位町にホー
ルドされるとオペアンプ人５の出力はチェック点ｄのレ
ベルが電位ｇ２を超える時点ｔ２で反転するよう域＝な
る。このオペアンプＡ５の出力反転シーより上述したよ
うにトランジスタＴ２がオフとなりカウンタ進のリセッ
トおよび間欠リレーの励磁コイルＹＣへの通電が行なわ
れる。以下この作動を繰り返し、周期Ｔにてワイパの間
欠駆動がなされる。なお、リセット回路６は抵抗シおよ
び；ンデンサＣ４により決まる時定数を有すが、これは
この時定数により間欠リレーを作動させる時間１．を定
めるよう（＝するためである。
この上う１＝、ワイパの間欠駆動の周期はスイッチ躍を
オン−オフさせることによりワイパを一回掃引させた後
最大周期Ｔａの範囲内で任意Ｃ二設定される。
オン−オフさせることによりワイパを一回掃引させた後
最大周期Ｔａの範囲内で任意Ｃ二設定される。
以上説明したように、この発明によればワイパ駆動の際
における初期の信号レベルが時間の経過に伴って漸次変
化する基準信号を発生させる変換 ′回路と、所望
の時点における基準信号を取り出して記憶させるサンプ
ルホールド回路と、変換回路およびサンプルホールド回
路の各出力を比較する比較回路と、この比較回路の作動
時に変換回路をリセットして基準信号にシける初期レベ
ルの時点から所望の時点・″までの間隔を置いて駆動さ
せるワイパ駆動回路とを備えたので、ワイパの間欠駆動
の時間間隔を試行錯誤的Ｃ：決めるのではなく窓ガラス
の雨滴の付着状況を見て払拭したくなる所望の時間間隔
Ｉ：正確に設定することができる。また、所望の時点に
おける基準信号を取り出す手段としてスイッチのオン・
オフ動作を用いることができるので操作はきわめて簡単
となる。
における初期の信号レベルが時間の経過に伴って漸次変
化する基準信号を発生させる変換 ′回路と、所望
の時点における基準信号を取り出して記憶させるサンプ
ルホールド回路と、変換回路およびサンプルホールド回
路の各出力を比較する比較回路と、この比較回路の作動
時に変換回路をリセットして基準信号にシける初期レベ
ルの時点から所望の時点・″までの間隔を置いて駆動さ
せるワイパ駆動回路とを備えたので、ワイパの間欠駆動
の時間間隔を試行錯誤的Ｃ：決めるのではなく窓ガラス
の雨滴の付着状況を見て払拭したくなる所望の時間間隔
Ｉ：正確に設定することができる。また、所望の時点に
おける基準信号を取り出す手段としてスイッチのオン・
オフ動作を用いることができるので操作はきわめて簡単
となる。
第１図はこの発明の一実施例を示すブロック図、第２図
は、第１図のブロック図に基づいて構成されたさらに詳
細な実施例を示す電気回路図、第３図は第２図の動作を
説明するタイムチャートである。 ２・・・Ｄ−ム変換器（変換回路）、４・・・サンプル
ホールド回路、５・・・比較回路、７・・・間欠リレー
作動回路（ワイパ駆動回路）。 ’ｒｏぐ１１妊（ｉ ｌ、、） −１９５−
は、第１図のブロック図に基づいて構成されたさらに詳
細な実施例を示す電気回路図、第３図は第２図の動作を
説明するタイムチャートである。 ２・・・Ｄ−ム変換器（変換回路）、４・・・サンプル
ホールド回路、５・・・比較回路、７・・・間欠リレー
作動回路（ワイパ駆動回路）。 ’ｒｏぐ１１妊（ｉ ｌ、、） −１９５−
Claims (1)
- 【特許請求の範囲】 ワイパ駆動の際における初期の信号レベルが時間の経過
に伴って漸次変化する基準信号を発生させる変換回路と
、 所望の時点Ｃ：おける前記基準信号を取り出して記憶さ
せるサンプルホールド回路と、 前記変換回路およびサンプルホールド回路の各出力を比
較する比較回路と、 該比較回路の作動時Ｃ二前記変換回路をリセットして前
記基準信号（；おける初期レベルの時点から前記所望の
時点までの間隔を置りて、駆動させるワイパ駆動回路と
を備えたことを特徴とするワイパ間欠駆動制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178959A JPS5881842A (ja) | 1981-11-10 | 1981-11-10 | ワイパ間欠駆動制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178959A JPS5881842A (ja) | 1981-11-10 | 1981-11-10 | ワイパ間欠駆動制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5881842A true JPS5881842A (ja) | 1983-05-17 |
| JPS6345987B2 JPS6345987B2 (ja) | 1988-09-13 |
Family
ID=16057647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56178959A Granted JPS5881842A (ja) | 1981-11-10 | 1981-11-10 | ワイパ間欠駆動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5881842A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01266044A (ja) * | 1988-04-18 | 1989-10-24 | Mitsuba Electric Mfg Co Ltd | 間欠式ワイパ制御装置 |
| JPH0225351U (ja) * | 1988-08-09 | 1990-02-20 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55152642A (en) * | 1979-05-11 | 1980-11-28 | Mitsubishi Electric Corp | Wiper controller |
| JPS5643052A (en) * | 1979-09-19 | 1981-04-21 | Nippon Denso Co Ltd | Wiper intermittent control method and equipment |
-
1981
- 1981-11-10 JP JP56178959A patent/JPS5881842A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55152642A (en) * | 1979-05-11 | 1980-11-28 | Mitsubishi Electric Corp | Wiper controller |
| JPS5643052A (en) * | 1979-09-19 | 1981-04-21 | Nippon Denso Co Ltd | Wiper intermittent control method and equipment |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01266044A (ja) * | 1988-04-18 | 1989-10-24 | Mitsuba Electric Mfg Co Ltd | 間欠式ワイパ制御装置 |
| JPH0225351U (ja) * | 1988-08-09 | 1990-02-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6345987B2 (ja) | 1988-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3594649A (en) | Voltage-controlled oscillator | |
| US4381481A (en) | Control circuit for a stepping motor in battery-operated instruments | |
| JPS5881842A (ja) | ワイパ間欠駆動制御装置 | |
| JPS6217954B2 (ja) | ||
| US4015180A (en) | Speed regulating devices for rotary machines or the like | |
| JPH0124984Y2 (ja) | ||
| JP3192226B2 (ja) | パルス幅／電圧変換回路 | |
| JPS62143524A (ja) | デジタル／アナログ変換装置 | |
| JPS641801Y2 (ja) | ||
| JPH0145161Y2 (ja) | ||
| Zherikhin et al. | Investigation of variations in the time structure of ultrashort pulses traversing a stable two-component medium | |
| JPS5827563Y2 (ja) | Ｉｃ制御回路 | |
| SU1233056A1 (ru) | Преобразователь амплитуды импульсов в посто нное напр жение "Галс | |
| JPH057778Y2 (ja) | ||
| JPS6248636B2 (ja) | ||
| JPS59230497A (ja) | モ−タ制御装置 | |
| SU868871A1 (ru) | Реле времени периодических включений | |
| SU464066A1 (ru) | Автоколебательный генератор пр моугольных импульсов | |
| SU380244A1 (ru) | Преобразователь параметров сложных электрических цепей в интервал времени | |
| SU1241451A1 (ru) | Демодул тор широтно-модулированного сигнала | |
| RU1802395C (ru) | Умножитель частоты следовани импульсов | |
| SU519848A1 (ru) | Генератор пилообразного напр жени | |
| JPS5917891B2 (ja) | パルス発生回路 | |
| JPH0742890Y2 (ja) | ワイパー駆動装置 | |
| SU455408A1 (ru) | Автоматический свч-аттенюатор |