JPS5882328A - 座標入力装置 - Google Patents
座標入力装置Info
- Publication number
- JPS5882328A JPS5882328A JP56180024A JP18002481A JPS5882328A JP S5882328 A JPS5882328 A JP S5882328A JP 56180024 A JP56180024 A JP 56180024A JP 18002481 A JP18002481 A JP 18002481A JP S5882328 A JPS5882328 A JP S5882328A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pickup
- output
- coordinates
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコンピュータの入力装置として用いられる座標
入力装置に関し、その目的とするどころは従来必要とさ
れていた種々の回路を取除き 極p、 2− めて簡略化しt:座標入力装置を提4Rするにある。
入力装置に関し、その目的とするどころは従来必要とさ
れていた種々の回路を取除き 極p、 2− めて簡略化しt:座標入力装置を提4Rするにある。
一般に座標入力VC置としては、光学式、容量式、電磁
誘導式等の方式があるが、いずれの方式におい【L&延
回路、シフトパルス発生装置等が必要であり、装置が大
型化するはかりでなく、制御が複雑どなる等の欠点があ
った。
誘導式等の方式があるが、いずれの方式におい【L&延
回路、シフトパルス発生装置等が必要であり、装置が大
型化するはかりでなく、制御が複雑どなる等の欠点があ
った。
本発明は上記の欠点f:解消したもので、第1図、第2
図は座標検出の基本構成を示し、イl 3 t”A 、
第4図に爽旅例のブロック図およびタイムづ−ヤードを
示し、詳細に説明する。
図は座標検出の基本構成を示し、イl 3 t”A 、
第4図に爽旅例のブロック図およびタイムづ−ヤードを
示し、詳細に説明する。
第1図におい【、X軸においてのみルー゛ノtl)、(
2)、(3)をタブレット上に配置した状af!:図ボ
し、3つのループ(11、(2)、(3)はグレイコー
ド4犬になつ【おワ、ピックアップ′f!:A点に位置
させj:場合、ピックアップの座標を検出するには各ル
ープ(11、t2+、(3)に第2図(al、(bl、
(C)に示すパルス信号を入力し、このパルス信号に対
応した信号がピックアップに得られる。丁なわち、ルー
プ(11、(2)、に(1に第2図(al、(bl、(
C)に示すようなパルス信+倉入力する。
2)、(3)をタブレット上に配置した状af!:図ボ
し、3つのループ(11、(2)、(3)はグレイコー
ド4犬になつ【おワ、ピックアップ′f!:A点に位置
させj:場合、ピックアップの座標を検出するには各ル
ープ(11、t2+、(3)に第2図(al、(bl、
(C)に示すパルス信号を入力し、このパルス信号に対
応した信号がピックアップに得られる。丁なわち、ルー
プ(11、(2)、に(1に第2図(al、(bl、(
C)に示すようなパルス信+倉入力する。
A点に位置したピックアップはループ(11に朗してζ
−と− 内側に、ループ(2)に対して内側に、ループ(3)に
対してタト側に位置する状態にあり、各ループ(11、
(2)、(3)に入力されたパルス信号によりピックア
ップに第2図(d)に示す波形の信号が得られ、こり)
信号は各ループ(11,(2+、(31に入力されるパ
ルス信づ゛の立上がり、立下がりに対応して正の信号、
あるいは、負の信号となり、パルス信号の立上かワにお
ける正の信号はループの内側L:ビックアップが位置し
た時であり、負の信号はループの外側にピックアップが
位置した時であり、正の信号を論理1−1」、負の信号
を論理「0」に対応さMることによりピックアップにグ
レイコード化されj:座標が1n列信号として桶られる
。。
−と− 内側に、ループ(2)に対して内側に、ループ(3)に
対してタト側に位置する状態にあり、各ループ(11、
(2)、(3)に入力されたパルス信号によりピックア
ップに第2図(d)に示す波形の信号が得られ、こり)
信号は各ループ(11,(2+、(31に入力されるパ
ルス信づ゛の立上がり、立下がりに対応して正の信号、
あるいは、負の信号となり、パルス信号の立上かワにお
ける正の信号はループの内側L:ビックアップが位置し
た時であり、負の信号はループの外側にピックアップが
位置した時であり、正の信号を論理1−1」、負の信号
を論理「0」に対応さMることによりピックアップにグ
レイコード化されj:座標が1n列信号として桶られる
。。
上述した原理に蒸ついた実施例を小丁第3図において、
(4)は座標が入力される計算&、(51は双方向性の
データバスバッファ、(6)はX軸胴のラツナ回路、(
力はY軸用のラツナ回路、(8)はX軸胴のルーフにパ
ルス信号を入力1−るt:めの駆動回路、(9)はY軸
用のループにパルス信号を入力するための駆動回路、0
i1は第1図に示すようなループがX転用特開昭58−
82328(2) とY軸用とに設けられたタフルフト、al)はループに
パルス信号を入力することによって(W号が発生するピ
ックアップ、u2)はピックアップ圓からの信号がI′
Eの信号か負の11号かを判定−f〜る比較回路、(1
31はフリツブフロラフ(以後FFと称す)、0滲は制
御回路て゛ある。
(4)は座標が入力される計算&、(51は双方向性の
データバスバッファ、(6)はX軸胴のラツナ回路、(
力はY軸用のラツナ回路、(8)はX軸胴のルーフにパ
ルス信号を入力1−るt:めの駆動回路、(9)はY軸
用のループにパルス信号を入力するための駆動回路、0
i1は第1図に示すようなループがX転用特開昭58−
82328(2) とY軸用とに設けられたタフルフト、al)はループに
パルス信号を入力することによって(W号が発生するピ
ックアップ、u2)はピックアップ圓からの信号がI′
Eの信号か負の11号かを判定−f〜る比較回路、(1
31はフリツブフロラフ(以後FFと称す)、0滲は制
御回路て゛ある。
座標入力装置の動作はピックアップ(団を任意の点に位
置させ【ピックアラ7’(11)の座標を恢山し、座標
を計算M (4)に入力するものであり、例えは座、1
;V(2,6)に位置したピックアップ(11)の座標
を検出するには駆動回路(8)からX軸胴のルーフに第
4図(e)〜(g)に示すタイミングでパルス信号をそ
れぞれ入力し、次にY軸用のループに第4図(h)〜(
ハに示すタイミングでパルス信号をそれぞれ入力すると
、ピックアップ01)には第4図(k)に示すようなパ
ルス信号に対応した信号(klが得られる。ピックアッ
プ圓に得られた信号1.1比較回路aカに入力され、正
の信号を論理「1」、負の信号〔論理「0」として判定
し、第4図(e)に示すような信号(4)を出力し、信
号(4)を1!’ F Q31のS端子に入力する。
置させ【ピックアラ7’(11)の座標を恢山し、座標
を計算M (4)に入力するものであり、例えは座、1
;V(2,6)に位置したピックアップ(11)の座標
を検出するには駆動回路(8)からX軸胴のルーフに第
4図(e)〜(g)に示すタイミングでパルス信号をそ
れぞれ入力し、次にY軸用のループに第4図(h)〜(
ハに示すタイミングでパルス信号をそれぞれ入力すると
、ピックアップ01)には第4図(k)に示すようなパ
ルス信号に対応した信号(klが得られる。ピックアッ
プ圓に得られた信号1.1比較回路aカに入力され、正
の信号を論理「1」、負の信号〔論理「0」として判定
し、第4図(e)に示すような信号(4)を出力し、信
号(4)を1!’ F Q31のS端子に入力する。
FF[+3)は制御回路04)より第4図(n)に示す
タイミングの信号(n)がリセット鳴子に入力されてリ
セットされ、S端子に入力される信号(C)でセットさ
れる。
タイミングの信号(n)がリセット鳴子に入力されてリ
セットされ、S端子に入力される信号(C)でセットさ
れる。
FIi’ Q3)のQ出力はリセットされた後にイアー
号(1)によってセットされ、信号(n)が入力されろ
ゴで論理「1」を保持している。
号(1)によってセットされ、信号(n)が入力されろ
ゴで論理「1」を保持している。
第4図(el〜(i)に示すパルス信号がタフ゛レット
(fillのループにそれぞれ入力される前のタイミン
グでFIi’ (+31がリセットされ、パルス信号に
対応した信号(イ))でリセットされ、Fli” (1
3)ci′)Q出力であイ、第4図(ホ)に示す信号(
ホ)が制御回路(141、データバスバッファ(5)を
イトして計算機(4)に入力される。、 F l!’
(131のQ出力がピックアップQl)の座標を示す信
号であるが、更に計算m (4)において信号処理を行
なう。第4図(0)に示す矢印のタイミングにおいて(
t ”4−6n)がハイかローかを判定してデータを作
成する。第4図(0)におけるX3〜に、1Y、〜Y、
のタイミングにおいて信号(+1−JはX5=O1
X、=1、X1=1、Y、=1、Y2=Q、Y、:l
であり、求める座標1jグレイコ〜ドで(011,1
01)となり、これを十進数に変換すると(2,6)と
なる(X軸とY軸の交点を1とする)。このようにi”
F (13)の出力がX軸、Y軸の座標を直列的に示
す信号となる。
(fillのループにそれぞれ入力される前のタイミン
グでFIi’ (+31がリセットされ、パルス信号に
対応した信号(イ))でリセットされ、Fli” (1
3)ci′)Q出力であイ、第4図(ホ)に示す信号(
ホ)が制御回路(141、データバスバッファ(5)を
イトして計算機(4)に入力される。、 F l!’
(131のQ出力がピックアップQl)の座標を示す信
号であるが、更に計算m (4)において信号処理を行
なう。第4図(0)に示す矢印のタイミングにおいて(
t ”4−6n)がハイかローかを判定してデータを作
成する。第4図(0)におけるX3〜に、1Y、〜Y、
のタイミングにおいて信号(+1−JはX5=O1
X、=1、X1=1、Y、=1、Y2=Q、Y、:l
であり、求める座標1jグレイコ〜ドで(011,1
01)となり、これを十進数に変換すると(2,6)と
なる(X軸とY軸の交点を1とする)。このようにi”
F (13)の出力がX軸、Y軸の座標を直列的に示
す信号となる。
成上のように本発明はピックアップに祠られる信号に対
応したパルスによってFFを動作さぜ、FFの出力がそ
のままピックアップの座標を示すために、従来のように
多くの用5品、例えばシフトレジスタ遅延回路、シフト
パルス発生装置等が不要となり、装置全体が小型どなる
ばかQ /J・、タブレット上に必要な回路は駆動回路
たけて′艮く、タブレットクラ軽萱化がはがれる。Jた
、主要な動作をプログラムにより処理−[ることも可能
であり、電子化のビット数の変換も容易にαる号のきわ
めて大きな効果を灸1−る。
応したパルスによってFFを動作さぜ、FFの出力がそ
のままピックアップの座標を示すために、従来のように
多くの用5品、例えばシフトレジスタ遅延回路、シフト
パルス発生装置等が不要となり、装置全体が小型どなる
ばかQ /J・、タブレット上に必要な回路は駆動回路
たけて′艮く、タブレットクラ軽萱化がはがれる。Jた
、主要な動作をプログラムにより処理−[ることも可能
であり、電子化のビット数の変換も容易にαる号のきわ
めて大きな効果を灸1−る。
第1図はループの配置を示す平面図、第2図は第1図に
示すループの動作時におけるタイムナヤートを示すグラ
フ、第3図は本発明による実施例を示すブロック図、第
4図は実施例のタイムナヤートを示すグラフである、 1・ 7 (4) 計算機 (5) データバスバッファ (Cil 、(7) ラツナ回路 (8)、(9)駆動回路 (則 タブレット 0リ ピックアップ 02) 比較回路 fl Ji フリラフフロツブ (14) 制御回路 持軒山仙人 アルソス電気林:1゛〜、会社特開昭5
8−82328(3) 151−
示すループの動作時におけるタイムナヤートを示すグラ
フ、第3図は本発明による実施例を示すブロック図、第
4図は実施例のタイムナヤートを示すグラフである、 1・ 7 (4) 計算機 (5) データバスバッファ (Cil 、(7) ラツナ回路 (8)、(9)駆動回路 (則 タブレット 0リ ピックアップ 02) 比較回路 fl Ji フリラフフロツブ (14) 制御回路 持軒山仙人 アルソス電気林:1゛〜、会社特開昭5
8−82328(3) 151−
Claims (1)
- 入軸用およびY軸用の複数個のルーフが設けられたタブ
レットと、該タブレット上α〕任意の点に位置させるピ
ックアップとをHtlえ、計ピックアップが位置した斤
襟を横押する座標入力装置において、制御回路からの出
力により駆動回路がIt作し、該駆動回路から前記被数
個のループに順次電流が供給され、前記秋数個のループ
に発生した磁束を前記ピックアップによって検出し、磁
束変化に対応しj;成分を比較回路によって比較して所
望の信号のみを取り出し、訪比較回路の出力によって前
記ビック7′ツアーの位置を検出したことを特徴とする
座標入力装置、。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180024A JPS5914797B2 (ja) | 1981-11-10 | 1981-11-10 | 座標入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180024A JPS5914797B2 (ja) | 1981-11-10 | 1981-11-10 | 座標入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5882328A true JPS5882328A (ja) | 1983-05-17 |
| JPS5914797B2 JPS5914797B2 (ja) | 1984-04-06 |
Family
ID=16076126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56180024A Expired JPS5914797B2 (ja) | 1981-11-10 | 1981-11-10 | 座標入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914797B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414499U (ja) * | 1987-07-14 | 1989-01-25 | ||
| JP3025809U (ja) * | 1994-03-24 | 1996-06-25 | 玉井産業株式会社 | 取付金具付浮力材 |
-
1981
- 1981-11-10 JP JP56180024A patent/JPS5914797B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5914797B2 (ja) | 1984-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5882328A (ja) | 座標入力装置 | |
| US10887058B2 (en) | Signal detector and signal detection method | |
| US5623218A (en) | Address transition signal detecting circuit | |
| RU1805467C (ru) | Устройство дл обслуживани запросов | |
| SU1383387A2 (ru) | Устройство дл определени кратчайшего пути автономного транспортного робота | |
| SU1285458A1 (ru) | Устройство дл ввода информации | |
| SU1170454A1 (ru) | Генератор случайных чисел | |
| SU615508A1 (ru) | Устройство дл распознавани образов | |
| SU1095135A1 (ru) | Устройство дл определени центров круглых предметов | |
| SU911506A1 (ru) | Устройство дл упор дочени данных | |
| JPS6466721A (en) | Resetting circuit | |
| SU1233193A1 (ru) | Устройство дл считывани графической информации | |
| SU1185326A1 (ru) | Устройство для сортировки чисел | |
| JPS62129775A (ja) | ポジトロンct装置の同時計数回路 | |
| JPS6220448A (ja) | ビツトサンプル方式 | |
| JPH05303511A (ja) | Mpuのトレース装置 | |
| JPS6373435A (ja) | エラ−検出回路 | |
| JPS6126159A (ja) | 情報処理装置 | |
| JPH04354220A (ja) | スタートビット検出回路 | |
| JPH06180987A (ja) | デコーダ回路 | |
| JPS63113703A (ja) | シ−ケンスコントロ−ラ用ラダ−線図入力方法 | |
| JPH04109119A (ja) | センサ信号処理システム | |
| JPH01216443A (ja) | デバッグ回路 | |
| JPS63174131A (ja) | 割込み制御装置 | |
| JPH07193561A (ja) | フォーマット同期処理方式及び装置 |