JPS5882552A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPS5882552A
JPS5882552A JP56181596A JP18159681A JPS5882552A JP S5882552 A JPS5882552 A JP S5882552A JP 56181596 A JP56181596 A JP 56181596A JP 18159681 A JP18159681 A JP 18159681A JP S5882552 A JPS5882552 A JP S5882552A
Authority
JP
Japan
Prior art keywords
lead
lead frame
projection
base material
casing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56181596A
Other languages
English (en)
Other versions
JPH021376B2 (ja
Inventor
Takio Mitsunobe
光延 丈喜夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP56181596A priority Critical patent/JPS5882552A/ja
Publication of JPS5882552A publication Critical patent/JPS5882552A/ja
Publication of JPH021376B2 publication Critical patent/JPH021376B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • H10W70/424Cross-sectional shapes

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は低融点ガラスの溶融により絶縁体Jli&にリ
ードフレームを取付けてなる構造を有する半導体装置に
係p、*に絶縁体基板にリードフレームt−城付ける際
にリード7V−ムの各リード先端上向を同一平面上に揃
えることができる構造に関する。
半導体集積回路(工0)素子を気密封止してなる半導体
装置の一つとして、セラミック等の杷縁体基II(以下
素子状118器基体と称する)に、低融点ガラスにより
、リード7V−ムを固着してなる半導体装置が適用され
ているO 第1#A乃至g4図はかかる半導体装置の組み立て工@
0概略を示す。
かかる技fiKあっては、セラミック材から構成される
素子収容1!器基体lは、第1図に示される如く、その
一方の主面の中央部に凹状素子収容部8が配設され、他
は一様な厚さとされる。
そして、lI記累子収薯容暢基体1olll記主面上に
は纂2図に示される如く、低融点ガラス層3が配設され
、轟該低融点ガラス層3が溶融状態とされて例えばコバ
ール等からなるリードフレーム番が固jllされろ。か
かるリードフレーム番は後に切断分離され外部接続端子
を構成する。
次いでIII紀素子収容部2に半導体集積回路素子が収
容固着され1m該半導体集積回路素子の電極と前記り−
ドフV−五番のリード内端部4′とがフルンニワム線等
によam絖(ワイヤボンディング)される@(かかる状
態は図示せず) −万、前記素子収容容器基体1に対応する大きさt−有
し且つ一方の工面に前記素子収容部2に対応する領域を
除いて低融点ガラス層が配設されたセラミック材からな
る蓋部材が準備される。かかる蓋部材は第3図に示され
るように前記素子収容部を蝋って配置され、前記低融点
ガラス層の溶融。
固化によって素子収容容器基体lに固着される。
第3図において5はft部材を示す。
しかる恢、前、記リードフレーム4は、第3図のA−A
’に沿って切断され、半導体装置が完成される0 しかしながら、このような半導体装置にあっては、前記
第2図に示されるリード7V−ムのIJ−ド内端部4′
各々の上面を同一平面に揃えることが困崩であり、@記
ワイヤボンデイング工程でボンディング不良等の不都合
を生じてしまう。
かかるリードフレームのリード内端部l各々の上面の同
一平面化は、当該リードフレームのプレス加工時にリー
ド内4 @ 4’各々の上rTiを一様な平面とするこ
とが1峻である点並びに前記票子収谷谷器基、Ill上
に配置される低融点ガラス層3は第2図又は第4図(I
E3FIAB−B’断面)に示されるように厚く、溶融
した轟該低融点ガラス層s上に浮いた吹聴で置かれ轟該
低融点ガラス鳩3の固化とともK11着される前記リー
ドフレーム4のリード内端s4′各々を同一平面に揃え
ることが1崩である点等からして、龜めて1崩でありた
不発v!AFiこのような従来の半導体装置の有する欠
点を除去し、素子収容容器内におけるリード内端部+′
t fill−平向上に配置可能として、ワイヤボンデ
ィングエ1stすみやかに高い慣頼注をもって実施する
ことができるリードフレーム固着構造を提供しようとす
るものである。
この九め、不発明によれば、l/A子収谷谷器基体の一
方の工面上に、#L4体素子が搭載され、且つ前記工面
上にlImの外部il!続端子がガラスにより固着され
、前記半導体素子の電価と前記外#接続端子とが導゛颯
的に儀絖されてなる半導体装直において、前記外部*a
端子には前記半導体軍子の固N部近傍において前記素子
収答容(転)基体に接する如き凸状部が配設されてなる
ことを特徴とする半導体装置が提供される。
以下本発明による牛導体W装置を実施例をもってi#P
細に説明する。
第6図は本発明による外部接続端子の凸状部の実適例を
示す。同図は複数ある外部接続端子のうち一本だけを示
したものである。同図(a)−に)はリード内端部に至
る中間に凸状部をプレス加工により折曲げて成形し九も
の、(e)および(f)はリード内端部t−同様に折曲
げて成形したものであシ、(g)はポンチによる張出し
刀ロエにより突起を成形し良書、(h)はリード内y!
a部と甲関部の2−所に凸状部を成形し良書、(1)は
部分的に厚くして凸状部を成形した例を示す。なお凸状
部の成形はリードフレームを成形加工する工程で同時に
成形を行なうことが作業性およびコストの面から望まし
い。
第6図乃至第9図は本発明による半導体装置の組み立て
工程の概略を示す。
本発明によれば、アルミナ(AttOs)等のセラミッ
ク材から構成される素子収容容器基体工01は1ga図
に示される如く、その−万の工面の中央部に凹状素子収
容部1(lが配設され、前記素子収容容器基体101の
前記工面上には、素子収容5102を除いて融点300
℃乃至650℃の。
酸化鉛(Fl)O)−酸化礪軍(Bt On )系ある
いは酸基体101上の低融点ガラス層の厚さは、リード
フレームのll1L夛付は後かかるリードフレームの凸
状Wht含んだ犀さとほは同一の厚さとなる。すなわち
同−半一管形成し得るガラス量を有する厚さとされる0
かかる状+atg6図に示す0同図において103は低
一点ガラス層を示す0 久いで、素子収容容器基体101の前記低融点ガラス層
103上に、コバール、42合金等の銑ニッケルコバル
ト合金あるいは銑ニッケル合金からな9.第6図に示す
如く低融点ガラス層103との固着部に凸状all ’
J 5t−形成し九リードフレームを載賦し九盪、低融
点ガラス層103の溶融1直まで加熱し、しかる後冷却
してリード7レームを素子収容容器基体101に固着す
る。
かかる状態を第7図に示す。同図において104はリー
ドフレームである。かかるリードフレーム−は後に切断
分離され、外部接続端子を構成する。
この工程において素子収容容器基体101上に位置した
リードフレーム104の凸状部105は、カラス層10
3が溶融すると素子収容容器基体101の上面に接する
如くして位置決めされ、凸状部105谷々は同一平面上
に揃つ良状態で素子収容容器基体101上に固着される
。このようなリードフV−ム固看工程においては、ガラ
ス浴融時に電りtリードフン−ムの凸状5105周辺部
にのせ凸状部105/?!r々を素子収容容器基体10
1の表面に押し当てることがoJ能であり、よってリー
ド内端部106各々の上面を同一平面上に確夾に位置出
しすることができる。、リード本数が多い場会にはこの
方法が好ましい。
本発明によれば次いで、前記素子収容部102に半導体
乗積回路素子が収容、固着され、当該半導体集積回路素
子の電極と前記リードフレーム104のリード内端11
106とがアルミニ9ム線等の1IillIIによ夕襞
絖(ワイヤボンディング)される。(かかる状lは図示
せず)かかるワイヤポ7ディフグ処塩工程においては、
前述の如くリード内端部106の各々は同−平向上に位
置して固定されている丸め、自動細4I接続装置等を用
いてのm**aを他めて容易に実施することができる。
一方、前記素子収容容器基体101に対応する太き:5
を有し且つ一方の主面に前記素子収容部102に対応す
る領域食除いて低融点ガラス層が配設され九セラ建ツク
材からなる蓋部材が準備される。かかるfIs材は1s
8図に示されるように前記軍子収容St−檄って配置さ
れ、W記低融点ガラス層の溶融、固化によって素子収容
容器101に園看され、半導体乗積回路素子は気密封止
される。
第8111!3において10ツは蓋部材を示す。
しかる後リードフレーム104は第8図のA−ム′に沿
りて切断され、半導体装置が光取される。
なお第9図はM’f図のo−o’断面を示す。
このような本発明によれば、1/A子収答谷器基体10
1の索子収容9102の周囲には外部接続端子の凸状部
105が配設され、リードフレームの複数のリード内端
部106はかかる凸状部105によって同−平向上に位
置決めされ良状態で、低融点ガラスによって素子収容容
器基体101に固着される。したがって、前記素子収容
部102に収容される半導体乗積回路素子の電極とリー
ド内端部との閣をワイヤボンディングする際には、かか
るワイヤボンディング作業をすみやかに高い信頼性をも
って実施することができる。
なお1以上の実施例にあっては、ガラス層′fr:素子
収容谷器基体の一方の上面の素子収容部を除く全開に配
設したが、尚葭ガラスによる気密特注。
機械的強度等が維持されるものであれば1部分的に配設
してもよい。
また外部接続端子に設けられる凸状部も、実施例に示さ
れる形状1位置、形成数に限られるものではない。また
凸状部を素子収容部の周囲全周の外部接続端子金てに配
設してもよい。かかる場曾には、リード本数の少ない部
分のリード内端部にっいても歯該す−ド内港部の位置出
しが容易となる。
なお、藺紀凸状部は半導体素子の固着部近傍に設けられ
るが、これは外S景続端子のリード内端部に半導体孝子
から導出される導体の接続に必要な領域tiI保できる
ような位置に設けられる。
*に1本発明の実施例にあっては、デュアルインライン
型票子収容1!器を掲げて説明を行なったが、本発明は
これに限られるものではなく、フラット111素子収容
箒器(いわゆるフラットパッケージ)に対して4過用す
ることができる。
偏 −向の簡単なa@ @1−乃至11番図は従来の半導体装置の組み立て工程
の概略を示す外観斜視図及びllili面図であり。
第5図は本発明による外部接続端子に設けた凸状部の貢
anを示す斜視図、第6図乃至第9図は本発明による半
導体装置の組み立て工程の概略を示す外IIl斜視図及
び断面図である。
図において、l、101・・・・・・素子収容容器基体
、2.102・・・・素子収容部、3,103・・・・
・ガラスMi、4,104・・・・・リードフレーム、
105・・・・・・凸状部、4’、106・・・・・・
リード内端部、5゜101・・・・・・!部材である。
犀4図

Claims (1)

    【特許請求の範囲】
  1. 素子収容容器基体の一方の主面上に、半導体素子が搭載
    され、且つ前記主面上に複数の外部接続端子がガラスに
    より固着され、前記半導体素子の電極と前記外部接続端
    子とが導電的KW!続されてなる半導体装置において、
    前記外filSm続端子には前記半導体素子の固着部近
    傍において前記素子収容容器基体に接する如き凸状部が
    配設されてなること′f:%黴とする半導体装置。
JP56181596A 1981-11-12 1981-11-12 リードフレーム Granted JPS5882552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56181596A JPS5882552A (ja) 1981-11-12 1981-11-12 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56181596A JPS5882552A (ja) 1981-11-12 1981-11-12 リードフレーム

Publications (2)

Publication Number Publication Date
JPS5882552A true JPS5882552A (ja) 1983-05-18
JPH021376B2 JPH021376B2 (ja) 1990-01-11

Family

ID=16103569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56181596A Granted JPS5882552A (ja) 1981-11-12 1981-11-12 リードフレーム

Country Status (1)

Country Link
JP (1) JPS5882552A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626478A (en) * 1984-03-22 1986-12-02 Unitrode Corporation Electronic circuit device components having integral spacers providing uniform thickness bonding film
US4629824A (en) * 1984-12-24 1986-12-16 Gte Products Corporation IC package sealing technique
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675910U (ja) * 1993-04-08 1994-10-25 小島プレス工業株式会社 車両用収納ボックスのドアロック機構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759367A (en) * 1980-09-26 1982-04-09 Fujitsu Ltd Semiconductor container

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759367A (en) * 1980-09-26 1982-04-09 Fujitsu Ltd Semiconductor container

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626478A (en) * 1984-03-22 1986-12-02 Unitrode Corporation Electronic circuit device components having integral spacers providing uniform thickness bonding film
US4629824A (en) * 1984-12-24 1986-12-16 Gte Products Corporation IC package sealing technique
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation

Also Published As

Publication number Publication date
JPH021376B2 (ja) 1990-01-11

Similar Documents

Publication Publication Date Title
JP2786862B2 (ja) 接続要素
AU605429B1 (en) Method of making a hermetically sealed package having an electronic component
US4222622A (en) Electrical connector for circuit board
US4839713A (en) Package structure for semiconductor device
JPS63306651A (ja) 電力用半導体装置とその製造方法
US4562514A (en) Polarized electronic component and its manufacturing process
JPH021376B2 (ja)
JPS5850021B2 (ja) 半導体装置の製法
JPH0666354B2 (ja) 半導体装置
JPS628033B2 (ja)
JPS584959A (ja) 半導体装置
JPH0732229B2 (ja) 半導体装置
JPS6138193Y2 (ja)
JPH02268459A (ja) 半導体パッケージ
JPS5947749A (ja) レジンパツケ−ジ型半導体装置
JPH11340373A (ja) 薄小型樹脂封止パッケージ
JPH05291739A (ja) 接続用端子及びこれを用いた装置の接続方法
JP2565037Y2 (ja) 半導体素子収納用パッケージ
JPS6231498B2 (ja)
JPS6226846A (ja) 半導体装置封止用キヤツプ
JPS6236287Y2 (ja)
JPS634350B2 (ja)
JPH043501Y2 (ja)
JP2919310B2 (ja) ヒューズ機構内蔵の固体電解コンデンサ及びその製造方法
JP2508067Y2 (ja) 半導体素子収納用パッケ―ジ