JPS584959A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS584959A JPS584959A JP56102742A JP10274281A JPS584959A JP S584959 A JPS584959 A JP S584959A JP 56102742 A JP56102742 A JP 56102742A JP 10274281 A JP10274281 A JP 10274281A JP S584959 A JPS584959 A JP S584959A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- inner edge
- melting point
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は抵融点ガラスの溶融により絶縁体基板にリード
フレームを取付けてなる構造を有する半導体装置に係り
、４１に絶縁体基板にリードフレームを取付けるｓＫリ
ードフレームの各リード先端上面Ｖｔ向一平面上に揃え
ることができる構造に関する。
フレームを取付けてなる構造を有する半導体装置に係り
、４１に絶縁体基板にリードフレームを取付けるｓＫリ
ードフレームの各リード先端上面Ｖｔ向一平面上に揃え
ることができる構造に関する。
半導体集積回路（ＩＣ）素子を気密封止してなる半導体
装置の一つとして、セラζツタ等のｌ！縁体基板ｃ以下
素子収容容器基体と称する）Ｋ１低融点ガラスＫＬり、
リードフレーム會固着してなる半導体装置が適用されて
いる。
装置の一つとして、セラζツタ等のｌ！縁体基板ｃ以下
素子収容容器基体と称する）Ｋ１低融点ガラスＫＬり、
リードフレーム會固着してなる半導体装置が適用されて
いる。
第１図乃至第４図はかかる半導体装置の組み立て工程の
概略を示す。
概略を示す。
かかる技術にありては、セランツク材から構成される素
子収容容器基体ｌは、第１１１に示される如く、その−
、方の主面の中央部に凹状素子収容部２が配設され、他
は一様な厚さとされる。
子収容容器基体ｌは、第１１１に示される如く、その−
、方の主面の中央部に凹状素子収容部２が配設され、他
は一様な厚さとされる。
そして、前記素子収容容器基体ｌの前記主面上には第２
図に示される如く、低融点ガラス層３が配設され、当該
低融点ガラス層３が溶融状態とされて例えばコパール等
からなるリードフレーム４が固着される。かかるリード
フレーム４は後に切断分離され外ｓＩＩ続端子を構成す
る。
図に示される如く、低融点ガラス層３が配設され、当該
低融点ガラス層３が溶融状態とされて例えばコパール等
からなるリードフレーム４が固着される。かかるリード
フレーム４は後に切断分離され外ｓＩＩ続端子を構成す
る。
次いで前記素子収容＠２に半導体集積回路素子が収容固
着され、Ｗ１該半導体集積回路素子の電極と前記１１−
ドフレーム４のリード内端部４′とがアルζニウム＠＠
ｔＣＸり接続Ｃワイヤボンディング）される、（かかる
状ＩＩｉに図示せず）一方、前記素子収容容器基体ｌＫ
対応する大きさを有し且つ一方の主面に前記素子収容！
！Ｂ２に対応、する領埴を除いて低融点ガラス層が配設
されたセランツク材からなる蓋部材が準備される。かが
る蓋部材に第３図に示される１５に前記素子収容量’ｔ
＊って配置され、前記低融点ガラス層の溶融、固化ＫＬ
って素子収容容器基体１に固着される。
着され、Ｗ１該半導体集積回路素子の電極と前記１１−
ドフレーム４のリード内端部４′とがアルζニウム＠＠
ｔＣＸり接続Ｃワイヤボンディング）される、（かかる
状ＩＩｉに図示せず）一方、前記素子収容容器基体ｌＫ
対応する大きさを有し且つ一方の主面に前記素子収容！
！Ｂ２に対応、する領埴を除いて低融点ガラス層が配設
されたセランツク材からなる蓋部材が準備される。かが
る蓋部材に第３図に示される１５に前記素子収容量’ｔ
＊って配置され、前記低融点ガラス層の溶融、固化ＫＬ
って素子収容容器基体１に固着される。
第３図において５は蓋部材を示す。
しかる後、前記リードフレーム４は、第３図のＡ−Ａ’
に沿りて切断され、半導体装置が完成され机 しかしながら、このＬつな半導体装置にありてに、前記
第２図に示されるリードフレームのリード内端部４′各
々の上面に同一平面に揃えることが困難であり、前記ワ
イヤボンディング工程でボンディング不貞等の不都合を
生じてしまう。
に沿りて切断され、半導体装置が完成され机 しかしながら、このＬつな半導体装置にありてに、前記
第２図に示されるリードフレームのリード内端部４′各
々の上面に同一平面に揃えることが困難であり、前記ワ
イヤボンディング工程でボンディング不貞等の不都合を
生じてしまう。
かかるリードフレームの内端リード部４′各々の上面の
同一平面化に、当該リードフレームのプレス加工時に内
端リード部４′各々の上面を一様な平面とすることが困
難である点並びに前記素子収容容器基板１上に配電され
る低融点ガラス層３に第２■又に第４図（第３図Ｂ−Ｂ
’断面）に示される工うに厚く、溶融した当蚊低融点ガ
ラス層３上に浮いた状態で置かれ轟該低拳点ガラス層３
の固化とともに固着される前記リードフレーム４のリー
ド内端１！！４’各々を同一平面に揃えることが困難で
ある点等からして、極めて困難であった。
同一平面化に、当該リードフレームのプレス加工時に内
端リード部４′各々の上面を一様な平面とすることが困
難である点並びに前記素子収容容器基板１上に配電され
る低融点ガラス層３に第２■又に第４図（第３図Ｂ−Ｂ
’断面）に示される工うに厚く、溶融した当蚊低融点ガ
ラス層３上に浮いた状態で置かれ轟該低拳点ガラス層３
の固化とともに固着される前記リードフレーム４のリー
ド内端１！！４’各々を同一平面に揃えることが困難で
ある点等からして、極めて困難であった。
本発明はごのような従来の半導体装置の有する欠点を除
去し、素子収容容器内におけるリード内端１１１４’ｔ
−同一平面上に配置可能として、ワイヤボンディング工
程をすみやかに高い信頼性をもって実施することができ
るリードフレーム固着構造を提供しＬうとするものであ
る。
去し、素子収容容器内におけるリード内端１１１４’ｔ
−同一平面上に配置可能として、ワイヤボンディング工
程をすみやかに高い信頼性をもって実施することができ
るリードフレーム固着構造を提供しＬうとするものであ
る。
このため、本発明に１れば、素子収容容器基体の一方の
主面上に、半導体素子が塔載され、且つ前記主面上ＫＩ
ＩＦ数の外部接続端子がガラスＫＬり固着され、前記半
導体素子の電極と外部接続端子とが導電的に接続されて
なる半導体装置に訃いＴ前記素子収容容器基体の半導体
素子搭載部の周囲凸状部が配設され、前記外部接続端子
の内端部が前記凸状部上に配置されてなること１４１徴
とする半導体装置が提供される。
主面上に、半導体素子が塔載され、且つ前記主面上ＫＩ
ＩＦ数の外部接続端子がガラスＫＬり固着され、前記半
導体素子の電極と外部接続端子とが導電的に接続されて
なる半導体装置に訃いＴ前記素子収容容器基体の半導体
素子搭載部の周囲凸状部が配設され、前記外部接続端子
の内端部が前記凸状部上に配置されてなること１４１徴
とする半導体装置が提供される。
以下本発明にＬる半導体装置ｔ−１！施例をもって詳細
に説明する。
に説明する。
第５１１乃至第９図は本発明ＫＬる半導体装置の組み立
て工程の概略を示す。
て工程の概略を示す。
本発明に１れば、アルｉナ（Ａｌｇ Ｏｓ ）等の七う
電ツク材から構成される素子収容容器基体１０１に、第
５図に示される如く、その一方の主面の中央ｓＫ凹状素
子収容１１１１１０２が配設され、且つ前記素子収容部
１０２の周囲すなわち図示実施例でに素子収容容器基体
１０１の長手方向側の素子収容部１０２縁部から素子収
容容器基体１０１の長手方向側端１８までの６１選択的
に肉厚とされて凸状８１０Ｂとされる。
電ツク材から構成される素子収容容器基体１０１に、第
５図に示される如く、その一方の主面の中央ｓＫ凹状素
子収容１１１１１０２が配設され、且つ前記素子収容部
１０２の周囲すなわち図示実施例でに素子収容容器基体
１０１の長手方向側の素子収容部１０２縁部から素子収
容容器基体１０１の長手方向側端１８までの６１選択的
に肉厚とされて凸状８１０Ｂとされる。
そして、前記素子収容容器基体１０１の前記主面上Ｋｔ
Ｘ、素子収容［１１０２を除いて融点３ｏ。
Ｘ、素子収容［１１０２を除いて融点３ｏ。
℃乃至６５０℃の、酸化鉛（ＰｂＯ１−酸化硼素（Ｂ、
０１）系あるいは酸化亜鉛（ＺｎＯ）−酸化鉛一酸化硼
素系の低融点ガラスが塗布される。この時前記素子収容
容器基体１０１の凸状１１１１０３上の低融点ガラス層
の厚さは、リードフレームの取り付は後かかるリードフ
レームの板厚とほぼ同一の厚さとなるすなわち同一平面
を形成し得るガラス量を有する厚さとされる。また前、
記凸状部１０３以外の主面上ｒｃ ｅｘ 、かかる凸状
８１１０３上の低融点ガラス層に連続し且つ１１１１２
２層と同一平面を構成し得る量の低融点ガラスが豪着さ
れる。
０１）系あるいは酸化亜鉛（ＺｎＯ）−酸化鉛一酸化硼
素系の低融点ガラスが塗布される。この時前記素子収容
容器基体１０１の凸状１１１１０３上の低融点ガラス層
の厚さは、リードフレームの取り付は後かかるリードフ
レームの板厚とほぼ同一の厚さとなるすなわち同一平面
を形成し得るガラス量を有する厚さとされる。また前、
記凸状部１０３以外の主面上ｒｃ ｅｘ 、かかる凸状
８１１０３上の低融点ガラス層に連続し且つ１１１１２
２層と同一平面を構成し得る量の低融点ガラスが豪着さ
れる。
かかる状ｌｌ１１−第６図に示す、ｌ’ａｌｌ−におい
１１０４は低融点カラス層を示す。
１１０４は低融点カラス層を示す。
次いで、票子収容答器基板１０１の前記低融点ガラス層
１０４上に、コバール、４２合金等の銑ニッケルコバル
ト合金あるいは銑ニッケル合金からなるリードフレーム
を載鐙した後、低融点ガラス層１０４の溶融温［１で加
熱し、しかる後冷却してリードフレームを素子収容容器
基体１０に固着する。
１０４上に、コバール、４２合金等の銑ニッケルコバル
ト合金あるいは銑ニッケル合金からなるリードフレーム
を載鐙した後、低融点ガラス層１０４の溶融温［１で加
熱し、しかる後冷却してリードフレームを素子収容容器
基体１０に固着する。
かかる状態を第７８０に示す、同図において１０５はリ
ードフレームである。かかるクードフレーム框後に切断
分離され、外Ｓ接続端子を構成する。
ードフレームである。かかるクードフレーム框後に切断
分離され、外Ｓ接続端子を構成する。
この工程において素子収容容器基体の凸状部１０３上に
位置したリードフレーム１０５のリード内端１０５′は
、ガラス層１０４の厚さが薄いため、当該ガラス層１０
４が溶融すると凸状Ｗ６１０３上面ＫＩＩする如くして
位置決めされ、尚該リード内端１０５′各々は同一平面
上に揃った状態で凸状＠１０３上に固着される。このＬ
うなリードフレーム固着工程においては、ガラス溶融時
に重りをリードフレームのリード内端１０５′周辺ｉＢ
Ｋのせリード内端１０５′各々會素子収容容器基体の凸
状部１０３表面に押し当てることが可能であり、１って
リード内端１０５′各々の上面を同一平面上に確実に位
置出しすることができる。リード本数が多い場合にはこ
の方法が好ましい。
位置したリードフレーム１０５のリード内端１０５′は
、ガラス層１０４の厚さが薄いため、当該ガラス層１０
４が溶融すると凸状Ｗ６１０３上面ＫＩＩする如くして
位置決めされ、尚該リード内端１０５′各々は同一平面
上に揃った状態で凸状＠１０３上に固着される。このＬ
うなリードフレーム固着工程においては、ガラス溶融時
に重りをリードフレームのリード内端１０５′周辺ｉＢ
Ｋのせリード内端１０５′各々會素子収容容器基体の凸
状部１０３表面に押し当てることが可能であり、１って
リード内端１０５′各々の上面を同一平面上に確実に位
置出しすることができる。リード本数が多い場合にはこ
の方法が好ましい。
本発明に１れは次いで、前記素子収容部１０２に半導体
集積回路素子が収容、固着され、当該半導体集積回路素
子の電極と前記リードフレーム１０５のリード内端部１
０５′とがアルミニウム線等の細１１Ｈｃｘり接続（ワ
イヤボンディング）される、（かかる秋！ｌｌは図示せ
ず）かかるワイヤボンディング処理工程においては、前
述の如くリード内端部１０５′の各々灯同一平面上に位
置して固定されているため、自動細線接続装置等を用い
ての細線接続′に＆めて容易に実施することができる。
集積回路素子が収容、固着され、当該半導体集積回路素
子の電極と前記リードフレーム１０５のリード内端部１
０５′とがアルミニウム線等の細１１Ｈｃｘり接続（ワ
イヤボンディング）される、（かかる秋！ｌｌは図示せ
ず）かかるワイヤボンディング処理工程においては、前
述の如くリード内端部１０５′の各々灯同一平面上に位
置して固定されているため、自動細線接続装置等を用い
ての細線接続′に＆めて容易に実施することができる。
一方、前配累子収容容器基体１０１に対応する大きさを
有し且つ一方の主面に前記素子収容部１０２に対応する
領域食除いて低融点ガラス層が配設されたセラミック材
からなる蓋部材が準備される。かかる蓋部材は第８図に
示される１９に前記素子収容部？覆って配置され、前記
低融点ガラス層の溶融、同化ＫＬって素子収容容器１０
１に固着これ、半導体集積回路素子は気密封止される。
有し且つ一方の主面に前記素子収容部１０２に対応する
領域食除いて低融点ガラス層が配設されたセラミック材
からなる蓋部材が準備される。かかる蓋部材は第８図に
示される１９に前記素子収容部？覆って配置され、前記
低融点ガラス層の溶融、同化ＫＬって素子収容容器１０
１に固着これ、半導体集積回路素子は気密封止される。
第８図において１０６は蓋部材を示す。
しかる後リードフレーム１０５は第８■ＯＡ −Ａ’に
沿りて切断され、半導体装置が完成される。
沿りて切断され、半導体装置が完成される。
なお第９図に第８■のＢ−Ｂ’断ＷＪｔ−示す。
この工うな本発明ＫＪＣれば、素子収容容器基体１０１
の素子収容ｌＲ１１０２の周囲には凸状部１０３が配設
され、リードフレームのＩＩ数のリード内端部にかかる
凸状１ｉｔｌ１０３に１って同一平面上に位置決めされ
た１Ｉｋ１１１で、低融点カラスによって素子収容容器
基体１０１に固着される。したがって、前記素子収容部
１０２に収容される半導体集積回路素子の′１１ｉｉＩ
ｉとリード内端部との間をワイヤボンディングする際［
ｑ、かかるワイヤボンティング作業をすみやかに高い信
頼性會もって実施することができる。
の素子収容ｌＲ１１０２の周囲には凸状部１０３が配設
され、リードフレームのＩＩ数のリード内端部にかかる
凸状１ｉｔｌ１０３に１って同一平面上に位置決めされ
た１Ｉｋ１１１で、低融点カラスによって素子収容容器
基体１０１に固着される。したがって、前記素子収容部
１０２に収容される半導体集積回路素子の′１１ｉｉＩ
ｉとリード内端部との間をワイヤボンディングする際［
ｑ、かかるワイヤボンティング作業をすみやかに高い信
頼性會もって実施することができる。
なお、以上の実施例にあっては、ガラス層を素子収容容
器基体の一方の主面の素子収容部管除く全面に配設した
が、当該ガラスＫＬる気密特性、機械的強度等が維持さ
れるものであれば、部分的に配設して％よい。
器基体の一方の主面の素子収容部管除く全面に配設した
が、当該ガラスＫＬる気密特性、機械的強度等が維持さ
れるものであれば、部分的に配設して％よい。
また素子収容容器基体の一方の主面Ｋ［けられる凸状部
も、実施例に示される形状に限られるものでになく、素
子収容部の周囲全周にわたりて配設してもよい、かかる
場合には、リード本数の少ない部分のリード内端部につ
いても当該リード内端部の位置出しが容易となる。
も、実施例に示される形状に限られるものでになく、素
子収容部の周囲全周にわたりて配設してもよい、かかる
場合には、リード本数の少ない部分のリード内端部につ
いても当該リード内端部の位置出しが容易となる。
更に、本発明の実施例にありては、デュアルインライン
型素子収容容器を掲げて説明を行なったが、本発明はこ
れに限られるものではなく、フラット型素子収容容器（
いわゆるフラットパッケージ）に対しても適用すること
ができる。
型素子収容容器を掲げて説明を行なったが、本発明はこ
れに限られるものではなく、フラット型素子収容容器（
いわゆるフラットパッケージ）に対しても適用すること
ができる。
第１図乃至第４図は従来の半導体装置の組み立て工程の
概略を示す外観斜視図及び断面図であり、第５図乃至第
９図は本発明による半導体装置の組み立て工程の概略を
示す外観斜視図及び断面図である。 図において、１．１０）−・・・・・素子収容容器基体
、２．１０２・・・・・・素子収容部、３，１０４・・
・・・・ガラス層、４，１０５・・・・・・リードフレ
ーム、４’、 １０５’・・・・・・リード内端部、５
．１０６・・・・・・蓋部材、１０３・・・・・・凸状
部、である。
概略を示す外観斜視図及び断面図であり、第５図乃至第
９図は本発明による半導体装置の組み立て工程の概略を
示す外観斜視図及び断面図である。 図において、１．１０）−・・・・・素子収容容器基体
、２．１０２・・・・・・素子収容部、３，１０４・・
・・・・ガラス層、４，１０５・・・・・・リードフレ
ーム、４’、 １０５’・・・・・・リード内端部、５
．１０６・・・・・・蓋部材、１０３・・・・・・凸状
部、である。
Claims (1)
- 素子収容容器基体の一方の主面上に、半導体素子が搭載
され、且つ前記主面上に複数の外Ｓ＊続端子がガラスに
１９固着され、前記半導体素子の電極と外Ｓ接続端子と
が導電的ＫＩＩ絖されてなる半導体装置において、前記
素子収容容器基体の半導体素子搭載部の周囲に凸状部が
配設され、前記外ｓＩＩ続端子の内端ｉＢが前記凸状部
上に配置されてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102742A JPS584959A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102742A JPS584959A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS584959A true JPS584959A (ja) | 1983-01-12 |
Family
ID=14335682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102742A Pending JPS584959A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584959A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759367A (en) * | 1980-09-26 | 1982-04-09 | Fujitsu Ltd | Semiconductor container |
-
1981
- 1981-06-30 JP JP56102742A patent/JPS584959A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759367A (en) * | 1980-09-26 | 1982-04-09 | Fujitsu Ltd | Semiconductor container |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4105861A (en) | Hermetically sealed container for semiconductor and other electronic devices | |
| US4727633A (en) | Method of securing metallic members together | |
| US4025716A (en) | Dual in-line package with window frame | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPS584959A (ja) | 半導体装置 | |
| JPS5850021B2 (ja) | 半導体装置の製法 | |
| JPH021376B2 (ja) | ||
| JPS5824446Y2 (ja) | 半導体装置 | |
| JPS634350B2 (ja) | ||
| JPS6231498B2 (ja) | ||
| US3149396A (en) | Method of making semiconductor assemblies | |
| JPS61276351A (ja) | 半導体装置およびその製造方法 | |
| JPH0432243A (ja) | 半導体装置及びその製造方法 | |
| JPS6155778B2 (ja) | ||
| JPH043499Y2 (ja) | ||
| JP2691306B2 (ja) | 半導体素子収納用パッケージ | |
| JPS6352461B2 (ja) | ||
| JPS6236287Y2 (ja) | ||
| JPH0448671A (ja) | 半導体レーザ装置における透明樹脂の充填方法 | |
| JPH1032275A (ja) | 半導体装置およびその製造方法 | |
| JPS59107553A (ja) | 半導体装置のワイヤ−ボンデイング方法 | |
| JPS5936947A (ja) | 半導体装置 | |
| JPS6317256Y2 (ja) | ||
| JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
| JP2742611B2 (ja) | 半導体素子収納用パッケージ |