JPS588332A - 計算機における電源遮断制御方法 - Google Patents
計算機における電源遮断制御方法Info
- Publication number
- JPS588332A JPS588332A JP56107314A JP10731481A JPS588332A JP S588332 A JPS588332 A JP S588332A JP 56107314 A JP56107314 A JP 56107314A JP 10731481 A JP10731481 A JP 10731481A JP S588332 A JPS588332 A JP S588332A
- Authority
- JP
- Japan
- Prior art keywords
- time
- computer
- state
- power
- specified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は計算機の不使用時（特に夜間）に、自動的に計
算機の電源を遮断する電源遮断制御方法に関する。
算機の電源を遮断する電源遮断制御方法に関する。
大型の計算機の場合には装置が非常に高価なも“のであ
るために、昼夜をとゎず使用して稼動率を高めているが
、オフィスコイピユータ等の小型コンピュータにあって
は、通常、夜間は使用されていない。計算機が大きなジ
ョブまたは複数のジョブを連続的に実行する場合、その
終了時刻は夜間になることが多いが、このようなジョブ
の実行中はオペレータは不必要であるため、通常、オペ
レータは計算機を作動させたまま帰宅してしまう。
るために、昼夜をとゎず使用して稼動率を高めているが
、オフィスコイピユータ等の小型コンピュータにあって
は、通常、夜間は使用されていない。計算機が大きなジ
ョブまたは複数のジョブを連続的に実行する場合、その
終了時刻は夜間になることが多いが、このようなジョブ
の実行中はオペレータは不必要であるため、通常、オペ
レータは計算機を作動させたまま帰宅してしまう。
したがって、計算機は夜間、゛無人状態でジョブの実行
を終了することになり、これ以後、は有用な処理を行な
わないにもかかわらず電源は長時間供給され続けること
になる。これは、電力を無駄に消費するばかりでなく、
外部記憶装置（ディスク装置）等の駆動部を動かし続け
ることになり、機器の寿命を縮めることにんる。このた
め、従来より計算機の電源はタイマを介して供給し、こ
のタイマに、計算等により予測した所要時間をセットし
て、夜間でも自動的に電のを遮断することが行なわれて
いる。
を終了することになり、これ以後、は有用な処理を行な
わないにもかかわらず電源は長時間供給され続けること
になる。これは、電力を無駄に消費するばかりでなく、
外部記憶装置（ディスク装置）等の駆動部を動かし続け
ることになり、機器の寿命を縮めることにんる。このた
め、従来より計算機の電源はタイマを介して供給し、こ
のタイマに、計算等により予測した所要時間をセットし
て、夜間でも自動的に電のを遮断することが行なわれて
いる。
しかしながら、このような従来の方法では予測した所要
時間は必らずしも実際の時間と一致せず、特に、実際の
所要時間よりも短い時間をタイマにセットした場合には
、ジョブの実行中に電源が遮断されることになり、翌日
再び同じジョブを行な、 わなければならないばかりか
、最悪の場合には外部記憶装置内のプログラムまで破壊
してしまう。
時間は必らずしも実際の時間と一致せず、特に、実際の
所要時間よりも短い時間をタイマにセットした場合には
、ジョブの実行中に電源が遮断されることになり、翌日
再び同じジョブを行な、 わなければならないばかりか
、最悪の場合には外部記憶装置内のプログラムまで破壊
してしまう。
本発明の目的は、無人状態の夜間等にジョブが終了した
場合、計算機の電源を自動的に遮断して、無駄な電力消
費をなくするとともに計算機の連続使用に基づく疲労を
軽減することである。
場合、計算機の電源を自動的に遮断して、無駄な電力消
費をなくするとともに計算機の連続使用に基づく疲労を
軽減することである。
上記目的を達成するため、本発明では、少なくとも実行
すべきジョブがすべて終了したことを確認したうえで、
電源遮断プログラムを実行して計算機および周辺機器の
電源を遮断する。
すべきジョブがすべて終了したことを確認したうえで、
電源遮断プログラムを実行して計算機および周辺機器の
電源を遮断する。
第１図は本発明を実施する１つの装置構成を示す回路図
である。
である。
この回路の動作の概要を説明すると、計算機に備えっけ
の時計ＣＬＫからの１０時９時および１０分の各桁から
のＢＣＤ （パイナリーコーデツドデシマル）信号を各
種のデコーダに通して、基準時刻としてあらかじめ定め
る各時間に信号を出力し、この信号のうちスイッチで指
定された時間に対応するものでモノマルチＭＭＩを付勢
して割込み信号ＩＮＴを図示しない計算機本体の割込み
入力端子に与える。計算機本体はこの割込み信号ＩＮＴ
を受けると、ジョブがすべて終了しているか否かを判断
するプログラムにジャンプして、終了していればパワー
ダウンシーケンスを実行して最終的に計算機全体の電源
を遮断する。ジョブが終了していないと判断した場合、
計算機はもとのジョブに戻りこれを実行する。電源が遮
断されない場合、第１図の回路は８分後に再び割込み信
号ＩＮＴを発生してジョブの有無を判断する。これでも
電源が遮断されない場合には、１０分毎に割込み信号Ｉ
ＮＴを発生して、その毎にジョブの有無を判断するプロ
グラムを実行する。次にこの回路を詳細に説明する。イ
ンバータＩ Ｎ、、 Ｉ Ｎ２およびアントゲ−） Ａ
Ｎ、、ＡＮ２は’１０時の桁のデコードを行なうもので
、アンドゲートＡＮＩおよびＡＮ２はそれぞれ「１」お
よび「２」のときに出力が論理１となる。デコーダＤＥ
Ｃ（ＢＣＤ−デシマルデコーダ）およびインバータＩ
Ｎｓ 、Ｉ Ｎ４− Ｉ ＮｓおよびＩＮ、は１時の桁
のデコードを行なうもので、インバータＩ Ｎ、、 Ｉ
Ｎ、、 Ｉ Ｎ。
の時計ＣＬＫからの１０時９時および１０分の各桁から
のＢＣＤ （パイナリーコーデツドデシマル）信号を各
種のデコーダに通して、基準時刻としてあらかじめ定め
る各時間に信号を出力し、この信号のうちスイッチで指
定された時間に対応するものでモノマルチＭＭＩを付勢
して割込み信号ＩＮＴを図示しない計算機本体の割込み
入力端子に与える。計算機本体はこの割込み信号ＩＮＴ
を受けると、ジョブがすべて終了しているか否かを判断
するプログラムにジャンプして、終了していればパワー
ダウンシーケンスを実行して最終的に計算機全体の電源
を遮断する。ジョブが終了していないと判断した場合、
計算機はもとのジョブに戻りこれを実行する。電源が遮
断されない場合、第１図の回路は８分後に再び割込み信
号ＩＮＴを発生してジョブの有無を判断する。これでも
電源が遮断されない場合には、１０分毎に割込み信号Ｉ
ＮＴを発生して、その毎にジョブの有無を判断するプロ
グラムを実行する。次にこの回路を詳細に説明する。イ
ンバータＩ Ｎ、、 Ｉ Ｎ２およびアントゲ−） Ａ
Ｎ、、ＡＮ２は’１０時の桁のデコードを行なうもので
、アンドゲートＡＮＩおよびＡＮ２はそれぞれ「１」お
よび「２」のときに出力が論理１となる。デコーダＤＥ
Ｃ（ＢＣＤ−デシマルデコーダ）およびインバータＩ
Ｎｓ 、Ｉ Ｎ４− Ｉ ＮｓおよびＩＮ、は１時の桁
のデコードを行なうもので、インバータＩ Ｎ、、 Ｉ
Ｎ、、 Ｉ Ｎ。
およびＩＮ、はそれぞれｒ４Ｊ 、 ｒ３ｊ、 ｒｌＪ
および「ｏ」ノときに出力が論理「１」となる。インバ
ータＩＮ、。
および「ｏ」ノときに出力が論理「１」となる。インバ
ータＩＮ、。
ＩＮ、およびアントゲ−） ＡＮＳ、ＡＮ４は１ｏ分の
桁のデコードを行なうもので、アンドゲートＡＮ、およ
びＡＮ、はそれぞれｒＯＪおよび「３」のときに出力が
論理「１」となる。３人力のナンドゲー） ＮＡ、〜Ｎ
Ａ、は基準となる８つの時刻をデコードする本ので、こ
れらの出力に接続されたスイッチＳ、、Ｓ２およびＳ３
の状態によって指定時刻は第１表のとおりに変化する。
桁のデコードを行なうもので、アンドゲートＡＮ、およ
びＡＮ、はそれぞれｒＯＪおよび「３」のときに出力が
論理「１」となる。３人力のナンドゲー） ＮＡ、〜Ｎ
Ａ、は基準となる８つの時刻をデコードする本ので、こ
れらの出力に接続されたスイッチＳ、、Ｓ２およびＳ３
の状態によって指定時刻は第１表のとおりに変化する。
第１表
指定時刻になると（図示の状態では２０時３０分）、イ
ンバータＩＮ９の入力が論理Ｏになるため、その出力が
論理１となってモノマルチＭＭＩを付勢し、モノマルチ
ＭＭＩの出力にあられれるワンショットパルスはノアゲ
ートＮＲを通って論理Ｑ 割込み要求信号ＩＮＴとなる
。一方、ナントゲートＮＡ、およびＮＡ、。で構成され
るＲ／Ｓフリップ７０ツブは、計算機本体の電源投入時
に発生する初期リセット信号ＰＲ８Ｔによりセットされ
、ナントゲートＮＡ、の出力は論理０となるが、指定時
刻になるとセットされてその出力は論理１となる。この
状態で８分間経過すると時計ＣＬＫの１分の桁のＭＳＢ
（８分に対応するビット）が論理１となり、アンドゲー
トＡＮ、の出力も論理１となってモノマルチＭＭ２を付
勢し、割込み要求信号ＩＮＴを発生する。以後は１分の
桁°のＭｓＢが論理０となってから論理ｌとなる毎にモ
ノマルチＭＭ２が付勢され、そのたびに割込み要求信号
ＩＮＴを出力す□る。
ンバータＩＮ９の入力が論理Ｏになるため、その出力が
論理１となってモノマルチＭＭＩを付勢し、モノマルチ
ＭＭＩの出力にあられれるワンショットパルスはノアゲ
ートＮＲを通って論理Ｑ 割込み要求信号ＩＮＴとなる
。一方、ナントゲートＮＡ、およびＮＡ、。で構成され
るＲ／Ｓフリップ７０ツブは、計算機本体の電源投入時
に発生する初期リセット信号ＰＲ８Ｔによりセットされ
、ナントゲートＮＡ、の出力は論理０となるが、指定時
刻になるとセットされてその出力は論理１となる。この
状態で８分間経過すると時計ＣＬＫの１分の桁のＭＳＢ
（８分に対応するビット）が論理１となり、アンドゲー
トＡＮ、の出力も論理１となってモノマルチＭＭ２を付
勢し、割込み要求信号ＩＮＴを発生する。以後は１分の
桁°のＭｓＢが論理０となってから論理ｌとなる毎にモ
ノマルチＭＭ２が付勢され、そのたびに割込み要求信号
ＩＮＴを出力す□る。
次に第２図に示すフローチャートを参照し、パワーダウ
ンシーケンスについて、説明する。なお、図示しないが
各種周辺機器および計算機はリレーを介して電源に接続
され、計算機からの制御によりこれらの電源をオフにで
きるようになっているものとする。
ンシーケンスについて、説明する。なお、図示しないが
各種周辺機器および計算機はリレーを介して電源に接続
され、計算機からの制御によりこれらの電源をオフにで
きるようになっているものとする。
５ＴＥＰ−１計算機の主記憶装置内に消去したくないデ
ータ或いはプログラムが存在する か否か判断する。（ジョブ実行前に参 照データを入力しておき、これに基づ き判定する。） ＳＴＥＰ−２消去したくないデータが主記憶装置内にあ
るので、これをディスク装置等の 外部記憶装置に転送し記憶させる。
ータ或いはプログラムが存在する か否か判断する。（ジョブ実行前に参 照データを入力しておき、これに基づ き判定する。） ＳＴＥＰ−２消去したくないデータが主記憶装置内にあ
るので、これをディスク装置等の 外部記憶装置に転送し記憶させる。
５ＴＥＰ−３周辺機器（プリンタ、ディスク装置および
通信端末装置等）が計算機（ＣＰＵ ）と切離され、ま
た電源がオフとなって も誤印字、ディスク上のデータ破壊。
通信端末装置等）が計算機（ＣＰＵ ）と切離され、ま
た電源がオフとなって も誤印字、ディスク上のデータ破壊。
誤まった情報の伝送等の誤動作を生じ
ないように各装置を書込み禁止状態に
する０
８ＴＥＰ−４周辺機器の電源オフによって計算機が誤動
作を生じないように、周辺機器と 計算機の信号ラインを電気的に切離す。
作を生じないように、周辺機器と 計算機の信号ラインを電気的に切離す。
５ＴＥＩ”５ 周辺機器の電源をそれぞれオフとする
。
。
５ＴＥＰ−６計算機の電源をオフとする。
次に、本発明のもう１つの実施例を説明する。
前記実施例では時間の条件が満たされると割込み要求を
発生したが、この実施例では、まずジョブが終了したか
否かを判断し、その後に時間の条件が満足されているか
否かを判断する。
発生したが、この実施例では、まずジョブが終了したか
否かを判断し、その後に時間の条件が満足されているか
否かを判断する。
一般にオフィスコンピュータ等の計算機は各種のプログ
ラムで構成されるオペレーティングシステムＯ８により
動作する。Ｏ８には制御プログラム。
ラムで構成されるオペレーティングシステムＯ８により
動作する。Ｏ８には制御プログラム。
処理プログラム、ユーティリティプログラムおよびパッ
ケージプログラム等が含まれる。制御プログラムは八−
ドウェア管理、タスク管理、データ管理、ジョブ管理お
よび通信管理等を行ない、一般のジョブ実行の際にはこ
の制御プログラムにより管理されながら処理が行なわれ
る。したがって、ジョブが終了したか否かを判断させる
には、制御プログラム中にそのプログラムを挿入すれば
よい。
ケージプログラム等が含まれる。制御プログラムは八−
ドウェア管理、タスク管理、データ管理、ジョブ管理お
よび通信管理等を行ない、一般のジョブ実行の際にはこ
の制御プログラムにより管理されながら処理が行なわれ
る。したがって、ジョブが終了したか否かを判断させる
には、制御プログラム中にそのプログラムを挿入すれば
よい。
制御プログラムは外部記憶装置から必要に応じて計算機
本体の主記憶装置内に書込まれ実行されるので、ジョブ
をセットした後に外部からの操作（たとえばキーボード
からの入力）により、主記憶装置内の制御プログラムの
ジョブ終了時に通過するアドレスに、後述する時刻チェ
ックシーケンスにジャンプする命令を書込む。
本体の主記憶装置内に書込まれ実行されるので、ジョブ
をセットした後に外部からの操作（たとえばキーボード
からの入力）により、主記憶装置内の制御プログラムの
ジョブ終了時に通過するアドレスに、後述する時刻チェ
ックシーケンスにジャンプする命令を書込む。
第３図に示すフローチャートを参照し、時刻チェックシ
ーケンスについて説明する。
ーケンスについて説明する。
５ＴＥＰ−７電源自動遮断モードに指定されているか否
かをチェックして、指定されてい れば次のステップに、指定されてなけ ればもとの制御プログラムに戻る。こ ′ のモードの指定は、゛スイッチの状態またはあら
かじめ記憶されたデータを読 取ることによりチェックできる。
かをチェックして、指定されてい れば次のステップに、指定されてなけ ればもとの制御プログラムに戻る。こ ′ のモードの指定は、゛スイッチの状態またはあら
かじめ記憶されたデータを読 取ることによりチェックできる。
５ＴＥＰ−８電源を遮断すべき指定時刻Ｔ。を読取る。
この時刻Ｔ。は次の３つの情報を含んでいる。ＴｏＨＨ
：Ｔｏの始まりのｒ時」の情報（たとえば２０時ン、Ｔ
ｏＭ：Ｔｏの始まりの「分丁の情報（たとえば３０分）
。
：Ｔｏの始まりのｒ時」の情報（たとえば２０時ン、Ｔ
ｏＭ：Ｔｏの始まりの「分丁の情報（たとえば３０分）
。
Ｔ６ Ｉｔ、 ： Ｔｏの終了時刻の情報（たとえば６
時） ＳＴＥＰ−９計算機本体と接続された時計から現在の時
刻ＴＲを読取る。時刻ＴＲは、ｒ時」の−情報ＴＲＨと
「分Ｊの情報ＴＲＭを含んでいる。
時） ＳＴＥＰ−９計算機本体と接続された時計から現在の時
刻ＴＲを読取る。時刻ＴＲは、ｒ時」の−情報ＴＲＨと
「分Ｊの情報ＴＲＭを含んでいる。
５ＴＥＰ〜１０ ＴａＨとＴ。ＨＫを比較してＴＲＨ
が大きければ、指定時刻を越えているのでパワー ダウンシーケンスを実行する。（指定 時刻と２４時の間である） ＳＴＥＰ−１１ＴｎＨとＴ。ＨＨが等しいか否かチェッ
クする。
が大きければ、指定時刻を越えているのでパワー ダウンシーケンスを実行する。（指定 時刻と２４時の間である） ＳＴＥＰ−１１ＴｎＨとＴ。ＨＨが等しいか否かチェッ
クする。
５ＴＥＰ−１２ｒ時」の情報は指定時刻と現在の時刻が
等しいので１分」の情報ＴＲＭとＴ。Ｍを比較する。両
者が等しいかもしくはＴＲＭが大きいときはパワーダウ
ンシーケン スを実行し、そうでなければもとの制 御プログラムに戻る。
等しいので１分」の情報ＴＲＭとＴ。Ｍを比較する。両
者が等しいかもしくはＴＲＭが大きいときはパワーダウ
ンシーケン スを実行し、そうでなければもとの制 御プログラムに戻る。
５ＴＥＰ−１３時Ｊの値は指定時刻よりも現在の時刻の
方が小さいので、０時（午前零時） から指定時刻の終了時までの間か否か をチェックする。ＴｏＨＬがＴＲＨよりも大きければパ
ワ下ダウンシーケンスを実 行し、そうでなければもとの制御プロ グラムに戻る。
方が小さいので、０時（午前零時） から指定時刻の終了時までの間か否か をチェックする。ＴｏＨＬがＴＲＨよりも大きければパ
ワ下ダウンシーケンスを実 行し、そうでなければもとの制御プロ グラムに戻る。
以上述べた実施例は、電源自動遮断モードに指定されて
いる第１状態と、ジョブの実行をすべて終了した第２状
態、および時計の時刻があらかじめ指定した時刻と等し
いかまたは越えている第３状態のすべての状態が満たさ
れた場合に電源を一遮断するものとして説明したが、第
１状態と第２状態が、満たされたと□きに電源を遮断し
てもよい。この場合、計算機の最終確認者が、ジョブが
終了していなければ電源自動遮断モードの指定を行なえ
ばよい。また、第２状態と第３状態が満たされたときに
電源を遮断してもよい。この場合には、任意の時刻に第
３状態となったときに電源が遮断されるように指定すれ
ばよい。さらに、第２状態と、第１または第３状態のい
ずれかが満たされたときに電源を遮断するようにすれば
、上記２者のいずれかを選択できる。
いる第１状態と、ジョブの実行をすべて終了した第２状
態、および時計の時刻があらかじめ指定した時刻と等し
いかまたは越えている第３状態のすべての状態が満たさ
れた場合に電源を一遮断するものとして説明したが、第
１状態と第２状態が、満たされたと□きに電源を遮断し
てもよい。この場合、計算機の最終確認者が、ジョブが
終了していなければ電源自動遮断モードの指定を行なえ
ばよい。また、第２状態と第３状態が満たされたときに
電源を遮断してもよい。この場合には、任意の時刻に第
３状態となったときに電源が遮断されるように指定すれ
ばよい。さらに、第２状態と、第１または第３状態のい
ずれかが満たされたときに電源を遮断するようにすれば
、上記２者のいずれかを選択できる。
なお、実施例で述べたパワーダウンシーケンス。
時刻チェックシーケンスおよび各種データ等はＲＯＭ
（リードオンリメ母り−）に記憶させそおくのが好まし
い。
（リードオンリメ母り−）に記憶させそおくのが好まし
い。
以上のとおり本発明によれば、ジョブの終了を確認した
うえで計算機の電源を遮断するので、ジョブの実行中に
電源が遮断される惑れがなく、しかもジョブ終了後、最
小限の時間経過後Ｃ確実に電源を遮断で５きるので、無
駄な電力消費を防ぐことができる。
うえで計算機の電源を遮断するので、ジョブの実行中に
電源が遮断される惑れがなく、しかもジョブ終了後、最
小限の時間経過後Ｃ確実に電源を遮断で５きるので、無
駄な電力消費を防ぐことができる。
第１−図は本発明を実施する１つの装置構成を示す回路
図、第２図は本発明のパワーダウンシーケンスの１実施
例を示すフローチャート、第３図は本発明の時刻チェッ
クシーケンスの１実施例を示すフローチャートである。 Ｓ、：時刻指定スイッチ（土曜日用） Ｓ２：時刻指定スイッチ（平日用） Ｓ、二指定切換用スイッチ ｆ行二割込み要求信号 第２図 第３図
図、第２図は本発明のパワーダウンシーケンスの１実施
例を示すフローチャート、第３図は本発明の時刻チェッ
クシーケンスの１実施例を示すフローチャートである。 Ｓ、：時刻指定スイッチ（土曜日用） Ｓ２：時刻指定スイッチ（平日用） Ｓ、二指定切換用スイッチ ｆ行二割込み要求信号 第２図 第３図
Claims (1)
- 【特許請求の範囲】 （１）電源自動遮断モードに指定されている第１状態； ジョブの実行を全て終了した第２状態；時計の時刻があ
らかじめ指定した時刻と等 □しいかまたは越えている
第３状態； の第２状態と、第１および第３状態の少なくとも一方が
満たされたときに電源遮断プログラムを実行して自動的
に計算機の電源を遮断する、計算機における電源遮断制
御方法。 （２）電源自動遮断モードに指定されている第１状態と
、ジョブの実行を全て終了した第２状態がる電源遮断制
御方法。 （３） ジョブの実行を全て終了した第２状態と、時
計の時刻があらかじめ°指定した時刻と等しいかまたは
越えている第３状態が満たされたときに電法。 （４） 電源自動遮断モードに指、定されている第１
状態； ジョブの実行を全て終了した第２状態；および 時計の時刻があらかじめ指定した時刻と等しいかまたは
越えている第３状態；、 の全ての状態が満たされたときに電源遮断プログ（５）
時計の時刻があらかじめ指定した時刻になったとき、計
算機に対して割込み要求を発生し、その後、特定の時間
毎に割込み要求を発生する前記特許請求の範囲第（１１
項、第（３）項または第（４）項記載の計算機における
電源遮断制御方法。 （６） あらかじめ指定する時刻は特定の範囲を定め
るもつとして、指定開始時刻と指定終了時刻を設定する
前記特許請求の範囲第（１）項、第（３）項または第（
４）項に記載の計算機における電源遮断制御力７ 法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56107314A JPS588332A (ja) | 1981-07-08 | 1981-07-08 | 計算機における電源遮断制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56107314A JPS588332A (ja) | 1981-07-08 | 1981-07-08 | 計算機における電源遮断制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS588332A true JPS588332A (ja) | 1983-01-18 |
Family
ID=14455926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56107314A Pending JPS588332A (ja) | 1981-07-08 | 1981-07-08 | 計算機における電源遮断制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588332A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256420A (ja) * | 1985-05-09 | 1986-11-14 | Panafacom Ltd | 自動電源切断制御方式 |
| JPS63192643U (ja) * | 1987-05-30 | 1988-12-12 |
-
1981
- 1981-07-08 JP JP56107314A patent/JPS588332A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256420A (ja) * | 1985-05-09 | 1986-11-14 | Panafacom Ltd | 自動電源切断制御方式 |
| JPS63192643U (ja) * | 1987-05-30 | 1988-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4058711A (en) | Asynchronous dual function multiprocessor machine control | |
| US6182187B1 (en) | System ROM including a flash EPROM and a ROM for storing primary boot code replacing a block flash EPROM | |
| US20020095609A1 (en) | Multiprocessor apparatus | |
| JPS6349814B2 (ja) | ||
| JPH0417521B2 (ja) | ||
| US4694393A (en) | Peripheral unit for a microprocessor system | |
| EP0173967A2 (en) | Microprogram load unit | |
| KR860006732A (ko) | 명령감시 구성을 갖는 컴퓨터 시스템 | |
| JPS588332A (ja) | 計算機における電源遮断制御方法 | |
| JPH0785571A (ja) | スタンバイ機能を持つフロッピィディスクコントローラ | |
| US3753246A (en) | Printer adapted for operation with a programmable controller | |
| CN100458708C (zh) | 中断控制系统及方法 | |
| JPS5853099A (ja) | メモリ−の有効利用方法 | |
| US4630194A (en) | Apparatus for expediting sub-unit and memory communications in a microprocessor implemented data processing system having a multibyte system bus that utilizes a bus command byte | |
| JPH0142015B2 (ja) | ||
| JPS59174923A (ja) | 情報処理システムのリセツト方式 | |
| JP3068713B2 (ja) | 拡張記憶装置の保守制御装置 | |
| JPH0830971B2 (ja) | プログラマブルコントローラ | |
| JPH0638219B2 (ja) | メモリバツクアツプ給電される処理装置 | |
| KR100436694B1 (ko) | 프로그래머블 컨트롤러 시스템 및 프로그래머블 컨트롤러시스템의 리세트 제어방법 | |
| JPS6218933B2 (ja) | ||
| JPS63126007A (ja) | プログラマブル・コントロ−ラ | |
| JPS6220582B2 (ja) | ||
| KR20000019147A (ko) | 컴퓨터의 롬 바이오스(rom bios)구동 시스템 및 그 방법 | |
| JPH01162944A (ja) | 自己診断方式 |