JPH0142015B2 - - Google Patents
Info
- Publication number
- JPH0142015B2 JPH0142015B2 JP58069562A JP6956283A JPH0142015B2 JP H0142015 B2 JPH0142015 B2 JP H0142015B2 JP 58069562 A JP58069562 A JP 58069562A JP 6956283 A JP6956283 A JP 6956283A JP H0142015 B2 JPH0142015 B2 JP H0142015B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- section
- address
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Calculators And Similar Devices (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は太陽電池付小型電子式計算機などの小
型電子機器に関する。
型電子機器に関する。
太陽電池付小型電子式計算機では、太陽電池の
電圧変動により生じる例えばフロー暴走など誤動
作をリセツトするために、次のような方法を用い
ている。
電圧変動により生じる例えばフロー暴走など誤動
作をリセツトするために、次のような方法を用い
ている。
(1) チエツクデータを予めメモリ記憶させてお
き、このチエツクデータが変化したら自動的に
イニシヤライズ処理する。
き、このチエツクデータが変化したら自動的に
イニシヤライズ処理する。
(2) ACー（オールクリアキー）が常に入力でき
るようにし、フロー暴走などが生じた時にAC
キーによりイニシヤライズする。
るようにし、フロー暴走などが生じた時にAC
キーによりイニシヤライズする。
しかし、上記(1)の方法は、チエツク・ステツプ
をフローのいたる所に設けたり、どんな処理を行
なつても必らずチエツク・ステツプに戻るように
しなければならず、ソフトウエア処理が大変複雑
になる。
をフローのいたる所に設けたり、どんな処理を行
なつても必らずチエツク・ステツプに戻るように
しなければならず、ソフトウエア処理が大変複雑
になる。
また、上記(2)の方法は、ACキーによりパワー
オンクリア処理が行なわれるので、ACキーによ
り独立メモリの内容もクリアされてしまう。この
ため(2)の方法は、独立メモリ付小型電子式計算機
には使えないという不都合がある。
オンクリア処理が行なわれるので、ACキーによ
り独立メモリの内容もクリアされてしまう。この
ため(2)の方法は、独立メモリ付小型電子式計算機
には使えないという不都合がある。
本発明は上記の点に鑑みてなされたもので、太
陽電池の電圧変動により誤動作を生じた場合、ソ
フトウエア処理に負担をかけずにイニシヤライズ
処理が行なえ、しかも独立メモリなどACキーで
通常はクリアしてはならないメモリを保護できる
小型電子機器を提供することを目的とする。
陽電池の電圧変動により誤動作を生じた場合、ソ
フトウエア処理に負担をかけずにイニシヤライズ
処理が行なえ、しかも独立メモリなどACキーで
通常はクリアしてはならないメモリを保護できる
小型電子機器を提供することを目的とする。
以下図面を参照して本発明の一実施例を説明す
る。第１図において、１はキー入力部で、そのキ
ー入力データはキーバツフア２に一時記憶された
後、演算部３を介してRAM（ランダム・アクセ
ス・メモリ）４へ送られる。また、５はROMア
ドレス部で、ROM（リード・オンリ・メモリ）
６のアドレスを指定する。上記ROM６には、各
種マイクロプログラムが記憶されており、ROM
アドレス部５のアドレス指定に従つてRAM４に
対するアドレスデータ、数値コード、各種インス
トラクシヨン、自己の次アドレス等を出力する。
そして、上記ROM６から出力されるアドレスデ
ータはRAM４、数値コードは演算部３、各種イ
ンストラクシヨンは制御部７、次アドレスは
ROMアドレス部５へ送られる。上記制御部７は
ROM６から読出されるインストラクシヨンに従
つてRAM４に読出し／書込み命令Ｒ／Ｗを与え
ると共に、演算部３に演算制御命令、キーバツフ
ア２にキー入力データの読込みタイミング信号
φK、ROMアドレス部５にアドレス更新信号φK、
キーサンプリング部８にサンプリング信号出力命
令Key Outを与える。このキーサンプリング部
８は、上記Key Out命令が与えられた際に、
RAM４から読出されるデータをデコードしてサ
ンプリング信号を作成し、キー入力部１に与え
る。また、制御部７から出力されるKey Out命
令は、オールクリア信号発生部９へ送られる。さ
らに、このオールクリア信号発生部９には、キー
入力部１からのキー入力データのうち、オールク
リアキー操作信号ACがキーバツフア２を介して
入力されると共に、アドレス更新信号φRが入力
される。このオールクリア信号発生部９は上記オ
ールクリアキーACへのタイミング信号を与える
と共に、オールクリアキー操作信号ACが与えら
れた場合に所定の条件に応じてオールクリア信号
を発生し、ROMアドレス部５へ出力する。ま
た、上記演算部３は、演算結果に対してデータの
有無、キヤリー信号の有無を判断する判断部を備
えており、その判断信号ＪをROMアドレス部５
へ出力する。しかして、上記RAM４は、チエツ
クデータ記憶部Moを有し、このチエツクデータ
記憶部Moに特定のチエツクデータ例えば
「1010」が書き込まれる。そして、上記RAM４
から読出されるデータは、演算部３へ送られると
共に表示制御部１０へ送られる。この表示制御部
１０は制御部７からの制御信号に従つて動作し、
RAM４からのデータを表示部１１へ送つて表示
すると共に、コモン信号用カウンタの出力をオー
ルクリア信号発生部９へ与える。また、１２は太
陽電池で、その出力は電源回路１３へ送られる。
この電源回路１３は、太陽電池１２の出力電圧の
立上りを検出してパワーオンクリア信号POCを
発生し、ROMアドレス部５へ与える。また、電
源回路１３は、太陽電池１２の出力を平滑して所
定レベルの電源電圧VDDとし、各部へ動作電圧と
して供給する。
る。第１図において、１はキー入力部で、そのキ
ー入力データはキーバツフア２に一時記憶された
後、演算部３を介してRAM（ランダム・アクセ
ス・メモリ）４へ送られる。また、５はROMア
ドレス部で、ROM（リード・オンリ・メモリ）
６のアドレスを指定する。上記ROM６には、各
種マイクロプログラムが記憶されており、ROM
アドレス部５のアドレス指定に従つてRAM４に
対するアドレスデータ、数値コード、各種インス
トラクシヨン、自己の次アドレス等を出力する。
そして、上記ROM６から出力されるアドレスデ
ータはRAM４、数値コードは演算部３、各種イ
ンストラクシヨンは制御部７、次アドレスは
ROMアドレス部５へ送られる。上記制御部７は
ROM６から読出されるインストラクシヨンに従
つてRAM４に読出し／書込み命令Ｒ／Ｗを与え
ると共に、演算部３に演算制御命令、キーバツフ
ア２にキー入力データの読込みタイミング信号
φK、ROMアドレス部５にアドレス更新信号φK、
キーサンプリング部８にサンプリング信号出力命
令Key Outを与える。このキーサンプリング部
８は、上記Key Out命令が与えられた際に、
RAM４から読出されるデータをデコードしてサ
ンプリング信号を作成し、キー入力部１に与え
る。また、制御部７から出力されるKey Out命
令は、オールクリア信号発生部９へ送られる。さ
らに、このオールクリア信号発生部９には、キー
入力部１からのキー入力データのうち、オールク
リアキー操作信号ACがキーバツフア２を介して
入力されると共に、アドレス更新信号φRが入力
される。このオールクリア信号発生部９は上記オ
ールクリアキーACへのタイミング信号を与える
と共に、オールクリアキー操作信号ACが与えら
れた場合に所定の条件に応じてオールクリア信号
を発生し、ROMアドレス部５へ出力する。ま
た、上記演算部３は、演算結果に対してデータの
有無、キヤリー信号の有無を判断する判断部を備
えており、その判断信号ＪをROMアドレス部５
へ出力する。しかして、上記RAM４は、チエツ
クデータ記憶部Moを有し、このチエツクデータ
記憶部Moに特定のチエツクデータ例えば
「1010」が書き込まれる。そして、上記RAM４
から読出されるデータは、演算部３へ送られると
共に表示制御部１０へ送られる。この表示制御部
１０は制御部７からの制御信号に従つて動作し、
RAM４からのデータを表示部１１へ送つて表示
すると共に、コモン信号用カウンタの出力をオー
ルクリア信号発生部９へ与える。また、１２は太
陽電池で、その出力は電源回路１３へ送られる。
この電源回路１３は、太陽電池１２の出力電圧の
立上りを検出してパワーオンクリア信号POCを
発生し、ROMアドレス部５へ与える。また、電
源回路１３は、太陽電池１２の出力を平滑して所
定レベルの電源電圧VDDとし、各部へ動作電圧と
して供給する。
次に第２図によりキー入力部１、キーバツフア
２、ROMアドレス部５、キーサンプリング部
８、オークリア信号発生部９の詳細について説明
する。上記キーサンプリング部８は、RAM４か
らのデータをデコードする出力デコーダ２１を備
え、５ビツトのデコード出力D1〜D5を得ている。
このデコード出力D1〜D5は、制御部７からの
Key Out命令によつてゲート制御されるアンド
回路２２1〜２２5へ入力される。そして、アンド
回路２２1の出力はオア回路２３を介してキー入
力部１へ送られ、他のアンド回路２２2〜２２5の
出力は直接キー入力部１へ送られる。このキー入
力部１は、上記キーサンプリング部８からの信号
が入力される行ラインKO1〜KO5及びキー入力デ
ータを出力する列ラインKI1〜KI4を備え、その
各交点部分にキースイツチが設けられる。この場
合、オールクリアキーACは、行ラインKO1と列
ラインKI4の交点にキースイツチとして設けられ
る。そして、上記キー入力部１の列ラインKI1〜
KI4から出力されるキー入力信号が４ビツト構成
のキーバツフア２へ送られる。このキーバツフア
２は、タイミング信号φKに同期して入力を読込
み、その保持データを上記したように演算部３へ
出力する。また、キー入力部１からキーバツフア
２に入力されるキー入力データのうち、オールク
リアキーACが接続されている列ラインKI4から
のデータは、オールクリア信号発生部９内のアン
ド回路２４へ入力される。そして、このアンド回
路２４の出力は、クロツクパルスφIに同期して動
作するフリツプフロツプ２５へ入力される。この
フリツプフロツプ２５の出力は、アドレス更新信
号φRに同期してフリツプフロツプ２６に読込ま
れ、ROMアドレス部５へオールクリア信号とし
て送られると共にオア回路２７へ入力される。ま
た、このオア回路２７には、Key Out命令が入
力され、その出力がアドレス更新信号φRと共に
アンド回路２８へ入力される。そして、このアン
ド回路２８の出力は、Ｔ型フリツプフロツプ２
９，３０のリセツト端子Ｒへ入力される。上記フ
リツプフロツプ２９のトリガ端子Ｔには表示制御
部１０からコモン信号用カウンタの出力が入力さ
れる。そして、フリツプフロツプ２９の出力は、
フリツプフロツプ３０のトリガ端子Ｔへ入力され
ると共に、アンド回路３１へ入力される。また、
このアンド回路３１には、フリツプフロツプ３０
の出力が与えられる。そして、アンド回路３１の
出力は、アンド回路２４に入力されると共に、キ
ーサンプリング部８内のオア回路２３に入力され
る。
２、ROMアドレス部５、キーサンプリング部
８、オークリア信号発生部９の詳細について説明
する。上記キーサンプリング部８は、RAM４か
らのデータをデコードする出力デコーダ２１を備
え、５ビツトのデコード出力D1〜D5を得ている。
このデコード出力D1〜D5は、制御部７からの
Key Out命令によつてゲート制御されるアンド
回路２２1〜２２5へ入力される。そして、アンド
回路２２1の出力はオア回路２３を介してキー入
力部１へ送られ、他のアンド回路２２2〜２２5の
出力は直接キー入力部１へ送られる。このキー入
力部１は、上記キーサンプリング部８からの信号
が入力される行ラインKO1〜KO5及びキー入力デ
ータを出力する列ラインKI1〜KI4を備え、その
各交点部分にキースイツチが設けられる。この場
合、オールクリアキーACは、行ラインKO1と列
ラインKI4の交点にキースイツチとして設けられ
る。そして、上記キー入力部１の列ラインKI1〜
KI4から出力されるキー入力信号が４ビツト構成
のキーバツフア２へ送られる。このキーバツフア
２は、タイミング信号φKに同期して入力を読込
み、その保持データを上記したように演算部３へ
出力する。また、キー入力部１からキーバツフア
２に入力されるキー入力データのうち、オールク
リアキーACが接続されている列ラインKI4から
のデータは、オールクリア信号発生部９内のアン
ド回路２４へ入力される。そして、このアンド回
路２４の出力は、クロツクパルスφIに同期して動
作するフリツプフロツプ２５へ入力される。この
フリツプフロツプ２５の出力は、アドレス更新信
号φRに同期してフリツプフロツプ２６に読込ま
れ、ROMアドレス部５へオールクリア信号とし
て送られると共にオア回路２７へ入力される。ま
た、このオア回路２７には、Key Out命令が入
力され、その出力がアドレス更新信号φRと共に
アンド回路２８へ入力される。そして、このアン
ド回路２８の出力は、Ｔ型フリツプフロツプ２
９，３０のリセツト端子Ｒへ入力される。上記フ
リツプフロツプ２９のトリガ端子Ｔには表示制御
部１０からコモン信号用カウンタの出力が入力さ
れる。そして、フリツプフロツプ２９の出力は、
フリツプフロツプ３０のトリガ端子Ｔへ入力され
ると共に、アンド回路３１へ入力される。また、
このアンド回路３１には、フリツプフロツプ３０
の出力が与えられる。そして、アンド回路３１の
出力は、アンド回路２４に入力されると共に、キ
ーサンプリング部８内のオア回路２３に入力され
る。
しかして、上記フリツプフロツプ２６から
ROMアドレス部５へ送られたオールクリア信号
は、オア回路４１を介してアドレスレジスタ４２
のリセツト端子へ入力されると共に、オア回路４
３を介してアドレスデコーダ４４へ入力される。
上記アドレスレジスタ４２は、FA1〜FA8の８ビツ
ト構成で、アドレス更新信号φRによりROM６か
らの次アドレスを一時記憶する。上記アドレスレ
ジススタ４２に書込まれFA1〜FA4のビツトは番地
指定用、FA5〜FA8のビツトはページ指定用のデー
タである。そして、アドレスレジスタ４２に書込
まれたデータのうち、FA1〜FA7のビツトは直接ア
ドレスデコーダ４４へ送られ、FA8のビツトは上
記オア回路４３を介してアドレスデコーダ４４へ
送られる。上記アドレスデコーダ４４は、入力デ
ータに従つてROM６のアドレスを指定するが、
８ビツトの入力がオール“０”の場合は、イニシ
ヤライズ処理を実行するプログラムの先頭アドレ
スを指定し、アドレスレジスタ４２のFA8のビツ
トに対応する入力が“１”、その他の入力がすべ
て“０”の場合は、オールクリア処理を実行する
プログラムの先頭アドレスを指定する。
ROMアドレス部５へ送られたオールクリア信号
は、オア回路４１を介してアドレスレジスタ４２
のリセツト端子へ入力されると共に、オア回路４
３を介してアドレスデコーダ４４へ入力される。
上記アドレスレジスタ４２は、FA1〜FA8の８ビツ
ト構成で、アドレス更新信号φRによりROM６か
らの次アドレスを一時記憶する。上記アドレスレ
ジススタ４２に書込まれFA1〜FA4のビツトは番地
指定用、FA5〜FA8のビツトはページ指定用のデー
タである。そして、アドレスレジスタ４２に書込
まれたデータのうち、FA1〜FA7のビツトは直接ア
ドレスデコーダ４４へ送られ、FA8のビツトは上
記オア回路４３を介してアドレスデコーダ４４へ
送られる。上記アドレスデコーダ４４は、入力デ
ータに従つてROM６のアドレスを指定するが、
８ビツトの入力がオール“０”の場合は、イニシ
ヤライズ処理を実行するプログラムの先頭アドレ
スを指定し、アドレスレジスタ４２のFA8のビツ
トに対応する入力が“１”、その他の入力がすべ
て“０”の場合は、オールクリア処理を実行する
プログラムの先頭アドレスを指定する。
次に上記実施例の動作を第３図に示すフローチ
ヤートに従つて説明する。通常の動作時において
は、RAM４から出力されるキーサンプリング用
データがキーサンプリング部８へ送られ、キー出
力デコーダ２１によりデコードされ、Key Out
命令によりアンド回路２２1〜２２5を介してキー
入力部１へ送られる。従つてキー入力部１におい
てキー操作を行なうと、そのキー操作信号がキー
バツフア２に一時記憶され、演算部３を介して
RAM４に書込まれる。一方、ROMアドレス部
５においては、ROM６からの次アドレスデー
タ、演算部３の判断結果信号Ｊ等をアドレス更新
信号φRに同期してアドレスレジスタ４２に読込
み、アドレスデコーダ４４によりデコードして
ROM６のアドレスを指定する。しかして、太陽
電池１２の出力電圧が、遮光等により著しく低下
し、その後、所定レベルまで回復したとすると、
電源回路１３からパワーオンクリア信号POCが
出力される。このパワーオンクリア信号POCは、
ROMアドレス部５へ送られ、アドレスレジスタ
４２をリセツトする。従つてこのアドレスレジス
タ４２のFA1〜FA8の全ビツトが“０”となり、ア
ドレスデコーダ４４は、ROM６に対しイニシヤ
ライズ処理プログラムの先頭アドレスを指定す
る。これによりROM６が制御動作開始し、第３
図のステツプA1に示すようにイニシヤライズ処
理を実行する。このイニシヤライズ処理において
は、RAM４に設けられている演算レジスタ、独
立メモリ等についてもその記憶内容がクリアされ
る。次いでステツプA2に進み、RAM４内のチエ
ツクデータ記憶部Moにチエツクデータ例えば
「1010」を書込んで処理を終了する。その後はキ
ー入力データに従つて置数処理、演算処理等が行
なわれる。
ヤートに従つて説明する。通常の動作時において
は、RAM４から出力されるキーサンプリング用
データがキーサンプリング部８へ送られ、キー出
力デコーダ２１によりデコードされ、Key Out
命令によりアンド回路２２1〜２２5を介してキー
入力部１へ送られる。従つてキー入力部１におい
てキー操作を行なうと、そのキー操作信号がキー
バツフア２に一時記憶され、演算部３を介して
RAM４に書込まれる。一方、ROMアドレス部
５においては、ROM６からの次アドレスデー
タ、演算部３の判断結果信号Ｊ等をアドレス更新
信号φRに同期してアドレスレジスタ４２に読込
み、アドレスデコーダ４４によりデコードして
ROM６のアドレスを指定する。しかして、太陽
電池１２の出力電圧が、遮光等により著しく低下
し、その後、所定レベルまで回復したとすると、
電源回路１３からパワーオンクリア信号POCが
出力される。このパワーオンクリア信号POCは、
ROMアドレス部５へ送られ、アドレスレジスタ
４２をリセツトする。従つてこのアドレスレジス
タ４２のFA1〜FA8の全ビツトが“０”となり、ア
ドレスデコーダ４４は、ROM６に対しイニシヤ
ライズ処理プログラムの先頭アドレスを指定す
る。これによりROM６が制御動作開始し、第３
図のステツプA1に示すようにイニシヤライズ処
理を実行する。このイニシヤライズ処理において
は、RAM４に設けられている演算レジスタ、独
立メモリ等についてもその記憶内容がクリアされ
る。次いでステツプA2に進み、RAM４内のチエ
ツクデータ記憶部Moにチエツクデータ例えば
「1010」を書込んで処理を終了する。その後はキ
ー入力データに従つて置数処理、演算処理等が行
なわれる。
しかして、オールクリア信号発生部９は、Key
Out命令が制御部７から与えられると、アドレス
更新信号φRに同期してアンド回路２８から“１”
信号が出力され、フリツプフロツプ２９，３０が
リセツトされる。その後、上記フリツプフロツプ
２９，３０は、表示部１０から送られてくるコモ
ン信号用カウンタの出力によつて順次反転動作す
る。そして、フリツプフロツプ２９，３０の出力
が共に“１”となつた時にアンド回路３１から
“１”信号が出力され、アンド回路２４及びオー
サンプリング部８のオア回路２３に入力される。
すなわち、アンド回路３１からは、一定の時間幅
を持つ“１”信号及び“０”信号が交互に出力さ
れ、アンド回路２４及びオア回路２３に入力され
る。そして、所定の演算終了後、あるいはフロー
暴走時等において、ACキーを操作すると、アン
ド回路３１の出力が“１”となつているタイミン
グにおいて、オア回路２３からACキーを通つて
列ラインKI4に“１”信号が出力され、キーバツ
フア２からオールクリア信号発生部９へ送られ、
アンド回路２４を介してフリツプフロツプ２５に
クロツクパルスφ1によつて読込まれる。上記の
ようにACキーが操作された場合、キー操作信号
がキーバツフア２において抵抗を介して接地ライ
ンに流れるが、アンド回路３１の出力が一定のデ
ユーテイを持つた信号となつているので、消費電
力が減少する。しかして、上記フリツプフロツプ
２５に保持されたデータは、アドレス更新信号
φRに同期してフリツプフロツプ２６へシフトさ
れ、その出力がオールクリア信号として、ROM
アドレス部５へ送られる。また、上上記フリツプ
フロツプ２６の出力は、オア回路２７を介してア
ンド回路２８へ入力される。従つて、アドレス更
新信号φRに同期してアンド回路２８の出力が
“１”となり、フリツプフロツプ２９，３０がリ
セツトされる。そして、上記フリツプフロツプ２
６からROMアドレス部５へ送られたオールクリ
ア信号は、オア回路４１を介してアドレスレジス
タ４２をリセツトすると共に、オア回路４３を介
してアドレスデコーダ４４へ入力される。従つ
て、アドレスデコーダ４４の入力は、アドレスレ
ジスタ４２のFA1〜FA7の対応ビツトが“０”、FA8
の対応ビツトが“１”となり、アドレスデコーダ
４４はROM６に対し、第３図のステツプA3に示
す判断プログラムを実行する先頭アドレスを指定
する。この結果、ROM６は、RAM４内のチエ
ツクデータ記憶部M0から記憶データを演算部３
に読出し、最初に書込んだチエツクデータ
「1010」が正常に保持されているか否かを判断す
る。このチエツクデータが正常であればステツプ
A4へ進み、オールクリア処理を実行する。この
オールクリア処理では演算レジスタなどをクリア
するが、独立メモリに対してはクリア処理は行な
われず、記憶内容をそのまま保持する。しかし、
ステツプA3において、チエツクデータが正常に
保持されていないと判断された場合は、ステツプ
A1に示すイニシヤライズ処理を行なう。すなわ
ち、チエツクデータが変化している場合は、独立
メモリの記憶内容も破壊されたものと判断し、独
立メモリについてもクリア処理を行なう。その
後、ステツプA2において、チエツクデータ記憶
部Moに正しいチエツクデータ「1010」を書込ん
で処理を終了する。
Out命令が制御部７から与えられると、アドレス
更新信号φRに同期してアンド回路２８から“１”
信号が出力され、フリツプフロツプ２９，３０が
リセツトされる。その後、上記フリツプフロツプ
２９，３０は、表示部１０から送られてくるコモ
ン信号用カウンタの出力によつて順次反転動作す
る。そして、フリツプフロツプ２９，３０の出力
が共に“１”となつた時にアンド回路３１から
“１”信号が出力され、アンド回路２４及びオー
サンプリング部８のオア回路２３に入力される。
すなわち、アンド回路３１からは、一定の時間幅
を持つ“１”信号及び“０”信号が交互に出力さ
れ、アンド回路２４及びオア回路２３に入力され
る。そして、所定の演算終了後、あるいはフロー
暴走時等において、ACキーを操作すると、アン
ド回路３１の出力が“１”となつているタイミン
グにおいて、オア回路２３からACキーを通つて
列ラインKI4に“１”信号が出力され、キーバツ
フア２からオールクリア信号発生部９へ送られ、
アンド回路２４を介してフリツプフロツプ２５に
クロツクパルスφ1によつて読込まれる。上記の
ようにACキーが操作された場合、キー操作信号
がキーバツフア２において抵抗を介して接地ライ
ンに流れるが、アンド回路３１の出力が一定のデ
ユーテイを持つた信号となつているので、消費電
力が減少する。しかして、上記フリツプフロツプ
２５に保持されたデータは、アドレス更新信号
φRに同期してフリツプフロツプ２６へシフトさ
れ、その出力がオールクリア信号として、ROM
アドレス部５へ送られる。また、上上記フリツプ
フロツプ２６の出力は、オア回路２７を介してア
ンド回路２８へ入力される。従つて、アドレス更
新信号φRに同期してアンド回路２８の出力が
“１”となり、フリツプフロツプ２９，３０がリ
セツトされる。そして、上記フリツプフロツプ２
６からROMアドレス部５へ送られたオールクリ
ア信号は、オア回路４１を介してアドレスレジス
タ４２をリセツトすると共に、オア回路４３を介
してアドレスデコーダ４４へ入力される。従つ
て、アドレスデコーダ４４の入力は、アドレスレ
ジスタ４２のFA1〜FA7の対応ビツトが“０”、FA8
の対応ビツトが“１”となり、アドレスデコーダ
４４はROM６に対し、第３図のステツプA3に示
す判断プログラムを実行する先頭アドレスを指定
する。この結果、ROM６は、RAM４内のチエ
ツクデータ記憶部M0から記憶データを演算部３
に読出し、最初に書込んだチエツクデータ
「1010」が正常に保持されているか否かを判断す
る。このチエツクデータが正常であればステツプ
A4へ進み、オールクリア処理を実行する。この
オールクリア処理では演算レジスタなどをクリア
するが、独立メモリに対してはクリア処理は行な
われず、記憶内容をそのまま保持する。しかし、
ステツプA3において、チエツクデータが正常に
保持されていないと判断された場合は、ステツプ
A1に示すイニシヤライズ処理を行なう。すなわ
ち、チエツクデータが変化している場合は、独立
メモリの記憶内容も破壊されたものと判断し、独
立メモリについてもクリア処理を行なう。その
後、ステツプA2において、チエツクデータ記憶
部Moに正しいチエツクデータ「1010」を書込ん
で処理を終了する。
なお、上記実施例では、RAM４内に特定エリ
アMoを設けてチエツクデータを記憶するように
したが、これに限らずその他どこでもよい。
アMoを設けてチエツクデータを記憶するように
したが、これに限らずその他どこでもよい。
また、ACキーの取り込みは、上記実施例に限
定されるものでなく、要はACキーがフロー暴走
時かキーサンプリング以外の時も入力できるよう
にすればよい。
定されるものでなく、要はACキーがフロー暴走
時かキーサンプリング以外の時も入力できるよう
にすればよい。
以上述べたように本発明によれば、太陽電池の
電圧変動により誤動作を生じた場合、ソフトウエ
ア処理に負担をかけずにイニシヤライズ処理が行
なえ、しかも独立メモリなどACキーで通常はク
リアしてはならないメモリを保護できる小型電子
機器を提供することができる。
電圧変動により誤動作を生じた場合、ソフトウエ
ア処理に負担をかけずにイニシヤライズ処理が行
なえ、しかも独立メモリなどACキーで通常はク
リアしてはならないメモリを保護できる小型電子
機器を提供することができる。
図面は本発明の一実施例を示すもので、第１図
は全体の回路構成を示すブロツク図、第２図は第
１図における主要部の詳細を示す回路構成図、第
３図は動作内容を示すフローチヤートである。 １……キー入力部、２……キーバツフア、５…
…ROMアドレス部、６……ROM、８……キー
サンプリング部、９……オールクリア信号発生
部、Mo……チエツクデータ記憶部。
は全体の回路構成を示すブロツク図、第２図は第
１図における主要部の詳細を示す回路構成図、第
３図は動作内容を示すフローチヤートである。 １……キー入力部、２……キーバツフア、５…
…ROMアドレス部、６……ROM、８……キー
サンプリング部、９……オールクリア信号発生
部、Mo……チエツクデータ記憶部。
Claims (1)
- １ 電池を電源とする小型電子機器において、特
定のチエツクデータを記憶するチエツクデータ記
憶部と、オールクリア処理を指定する特定キーが
操作された際、上記チエツクデータ記憶部に記憶
しているチエツクデータが正常であるか否かを判
断する判断手段と、この判断手段により上記チエ
ツクデータが正常であると判断された場合にオー
ルクリア処理を行なう手段と、上記判断手段によ
り上記チエツクデータの異常が検出された場合に
イニシヤライズ処理を実行する手段とを具備した
ことを特徴とする小型電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069562A JPS59195755A (ja) | 1983-04-20 | 1983-04-20 | 小型電子機器 |
| GB08409555A GB2138607B (en) | 1983-04-20 | 1984-04-12 | Battery driven electronic equipment having an initializing function |
| US06/600,509 US4602369A (en) | 1983-04-20 | 1984-04-16 | Electronic calculator capable of checking data in a memory upon operation of a clear key |
| DE19843415027 DE3415027A1 (de) | 1983-04-20 | 1984-04-19 | Batteriebetriebenes elektronisches kleingeraet mit initialisierungsfunktion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069562A JPS59195755A (ja) | 1983-04-20 | 1983-04-20 | 小型電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59195755A JPS59195755A (ja) | 1984-11-06 |
| JPH0142015B2 true JPH0142015B2 (ja) | 1989-09-08 |
Family
ID=13406318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58069562A Granted JPS59195755A (ja) | 1983-04-20 | 1983-04-20 | 小型電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4602369A (ja) |
| JP (1) | JPS59195755A (ja) |
| DE (1) | DE3415027A1 (ja) |
| GB (1) | GB2138607B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8609499D0 (en) * | 1986-04-18 | 1986-05-21 | Gen Electric Co Plc | Digital transmission system |
| US4727544A (en) * | 1986-06-05 | 1988-02-23 | Bally Manufacturing Corporation | Memory integrity checking system for a gaming device |
| US4862493A (en) * | 1987-12-28 | 1989-08-29 | General Electric Company | Electronic remote data recorder for electric energy metering |
| US5014193A (en) * | 1988-10-14 | 1991-05-07 | Compaq Computer Corporation | Dynamically configurable portable computer system |
| FR2638867A1 (fr) * | 1988-11-04 | 1990-05-11 | Sgs Thomson Microelectronics | Procede et circuit de reinitialisation du fonctionnement d'un circuit |
| JPH02260200A (ja) * | 1989-03-30 | 1990-10-22 | Sharp Corp | 複数ビット並列テスト機能を有する半導体記憶装置における複数ビット並列機能テスト方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3838264A (en) * | 1970-11-25 | 1974-09-24 | P Maker | Apparatus for, and method of, checking the contents of a computer store |
| US3781797A (en) * | 1973-01-02 | 1973-12-25 | Gte Automatic Electric Lab Inc | Code processor output buffer verify check |
| US3921142A (en) * | 1973-09-24 | 1975-11-18 | Texas Instruments Inc | Electronic calculator chip having test input and output |
| US4005386A (en) * | 1974-05-21 | 1977-01-25 | Canon Kabushiki Kaisha | Clearing system |
| US3931507A (en) * | 1974-11-26 | 1976-01-06 | Texas Instruments Incorporated | Power-up clear in an electronic digital calculator |
| JPS5494850A (en) * | 1978-01-11 | 1979-07-26 | Nissan Motor | Arithmetic processor |
| JPS5498476A (en) * | 1978-01-19 | 1979-08-03 | Nippon Denso Co Ltd | Computer for controlling vehicles |
| US4211915A (en) * | 1978-12-04 | 1980-07-08 | General Electric Company | Keyboard verification system |
| GB2087119B (en) * | 1980-11-06 | 1985-05-15 | British Gas Corp | Fail-safe supervisory circuit |
| JPS6024297B2 (ja) * | 1980-11-27 | 1985-06-12 | 三菱自動車工業株式会社 | 機関用燃料供給装置の制御方法 |
| JPS57117184A (en) * | 1981-01-13 | 1982-07-21 | Citizen Watch Co Ltd | Non-volatile memory circuit for portable electronic device |
-
1983
- 1983-04-20 JP JP58069562A patent/JPS59195755A/ja active Granted
-
1984
- 1984-04-12 GB GB08409555A patent/GB2138607B/en not_active Expired
- 1984-04-16 US US06/600,509 patent/US4602369A/en not_active Expired - Lifetime
- 1984-04-19 DE DE19843415027 patent/DE3415027A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB8409555D0 (en) | 1984-05-23 |
| JPS59195755A (ja) | 1984-11-06 |
| GB2138607A (en) | 1984-10-24 |
| GB2138607B (en) | 1986-10-22 |
| DE3415027A1 (de) | 1984-10-25 |
| US4602369A (en) | 1986-07-22 |
| DE3415027C2 (ja) | 1987-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950004453B1 (ko) | 한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로 | |
| KR100444537B1 (ko) | 데이타처리장치 | |
| JP2595314B2 (ja) | 誤書き込み防止機能を備えたｉｃカ―ド | |
| EP0473139B1 (en) | Memory decoding system for a portable data terminal | |
| JPH0142015B2 (ja) | ||
| JP3053301B2 (ja) | 半導体集積回路及びｉｃカード | |
| US3961313A (en) | Computer control apparatus | |
| JPH1124920A (ja) | 半導体メモリ | |
| JP2735838B2 (ja) | ワンチップマイクロコンピュータ | |
| EP0020972A1 (en) | Program controlled microprocessing apparatus | |
| JPS6115463B2 (ja) | ||
| JPS62205599A (ja) | 書込可能読出専用記憶回路 | |
| JP2539094B2 (ja) | 情報カ―ド | |
| US11237739B2 (en) | Memory system | |
| JPH0370814B2 (ja) | ||
| JP3066063U (ja) | 回復能力を有するフラッシュメモリ | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JPS5826048B2 (ja) | 初期化方式 | |
| JP2847367B2 (ja) | Ｅ▲上２▼ｐｒｏｍ装置 | |
| JPH0773057A (ja) | 電子機器 | |
| JPS63117396A (ja) | 不揮発性半導体記憶装置 | |
| JPS61185124U (ja) | ||
| JPS5933695A (ja) | 計算機システム | |
| JPS5958696A (ja) | Ｐｒｏｍライタ | |
| JPH0447855B2 (ja) |