JPS5883398A - 主メモリ情報訂正方式 - Google Patents
主メモリ情報訂正方式Info
- Publication number
- JPS5883398A JPS5883398A JP56181219A JP18121981A JPS5883398A JP S5883398 A JPS5883398 A JP S5883398A JP 56181219 A JP56181219 A JP 56181219A JP 18121981 A JP18121981 A JP 18121981A JP S5883398 A JPS5883398 A JP S5883398A
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- address
- memory
- information
- memory information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、蓄積プログラム制御式の情報処理システム、
特に電子交換機において、プログラムの実行過程で読み
出した主メモリ情報に符号誤シが検出されたとき、その
符号誤シに対応する主メモリ情報の部分を訂正するため
の主メモリ情報訂正方式に関するものである。
特に電子交換機において、プログラムの実行過程で読み
出した主メモリ情報に符号誤シが検出されたとき、その
符号誤シに対応する主メモリ情報の部分を訂正するため
の主メモリ情報訂正方式に関するものである。
例えば、蓄積プログ２ム制御式の電子交換機においては
、主メモリ情報、すなわちプログラム命令、固定データ
、可変データ等を主メモリに蓄積しておき、これを中央
制御装置が逐次読み出して実行し、一連のプログ２ム論
理を実現することによシ、通話路系装置を制御して電話
交換動作を行ったシ、または入出力装置を介してマン・
マシンコミュニケーションヲ行つ。
、主メモリ情報、すなわちプログラム命令、固定データ
、可変データ等を主メモリに蓄積しておき、これを中央
制御装置が逐次読み出して実行し、一連のプログ２ム論
理を実現することによシ、通話路系装置を制御して電話
交換動作を行ったシ、または入出力装置を介してマン・
マシンコミュニケーションヲ行つ。
実行すべきプログラム命令、データ（固定のもの、可変
のもの］は、一般に、主メモリのほかに、そのバックア
ップ用として補助メモリ（周辺メモリ、外部メモリ、フ
ァイルメモリ、２次メモリ等とも呼ばれるもの］にも蓄
積さ五ているが、補助メモリは、そのほかに、厳密な実
時間性を必要としないプログラム、多量のデータおよび
システムの稼動中に採取される各種統計データ等の蓄積
。
のもの］は、一般に、主メモリのほかに、そのバックア
ップ用として補助メモリ（周辺メモリ、外部メモリ、フ
ァイルメモリ、２次メモリ等とも呼ばれるもの］にも蓄
積さ五ているが、補助メモリは、そのほかに、厳密な実
時間性を必要としないプログラム、多量のデータおよび
システムの稼動中に採取される各種統計データ等の蓄積
。
記録にも用いられる。
前後したが、一般に、中央制御装置は、主メモリからの
プログラム命令、データの続出し中に、その符号誤り（
例えば、パリティエラー）を検出した場合において、そ
の再読出しを所定回数だけ繰シ返Ｃ，その間に当該パリ
ティエラーが消滅したときは、当該パリティエラーを間
欠的、偶発的なものとみなし、当該プログラム命令の実
行を継続する。
プログラム命令、データの続出し中に、その符号誤り（
例えば、パリティエラー）を検出した場合において、そ
の再読出しを所定回数だけ繰シ返Ｃ，その間に当該パリ
ティエラーが消滅したときは、当該パリティエラーを間
欠的、偶発的なものとみなし、当該プログラム命令の実
行を継続する。
しかしながら、上記の再読出、しを所定回数だけ繰り返
しても、なお当該パリティエラーが消滅しないときには
（固定的となるときには］、ノ・−ドウエア上の雑音の
影響などによシ、そのプログラム命令、データ（主メモ
リ情報）が主メモリ内で破壊されているものと断定せざ
るを得ない。
しても、なお当該パリティエラーが消滅しないときには
（固定的となるときには］、ノ・−ドウエア上の雑音の
影響などによシ、そのプログラム命令、データ（主メモ
リ情報）が主メモリ内で破壊されているものと断定せざ
るを得ない。
このような場合、従来は、そのプログラム命令の実行の
継続を不可能であるものとし、主メモリの当該プログラ
ム命令、データの一連の内容について、初期設定を行う
必要があるものとしていた。
継続を不可能であるものとし、主メモリの当該プログラ
ム命令、データの一連の内容について、初期設定を行う
必要があるものとしていた。
すなわち、この初期設定は、当該プログラム命令の実行
処理を中断し、補助メモリに蓄積されている当該プログ
ラム命令、データの一連の内容を主メモリへ転送・ロー
ディングをすることによって行われていた。なお、主メ
モリの初期設定を行うには、同時に関連する各種ハード
ウェアの初期設定も必要である。
処理を中断し、補助メモリに蓄積されている当該プログ
ラム命令、データの一連の内容を主メモリへ転送・ロー
ディングをすることによって行われていた。なお、主メ
モリの初期設定を行うには、同時に関連する各種ハード
ウェアの初期設定も必要である。
したがって、この初期設定のために長時間を必要とし、
システムの当該サービスの中断時間が長くなり、特に実
時間システムの場合忙は、そのサービスに与える影響が
大きく、時には社会的にも大きな影響を与えるものとな
シかねないというおそれがある。
システムの当該サービスの中断時間が長くなり、特に実
時間システムの場合忙は、そのサービスに与える影響が
大きく、時には社会的にも大きな影響を与えるものとな
シかねないというおそれがある。
本発明の目的は、上記した従来技術の欠点をなくシ、主
メモリ情報の符号誤シが固定的となったとしても、主メ
モリの初期設定を行うことなく、当該アドレスのメモリ
内容のみを訂正して処理を続行し、サービス中断のない
主メモリ情報訂正方式を提供することにある。
メモリ情報の符号誤シが固定的となったとしても、主メ
モリの初期設定を行うことなく、当該アドレスのメモリ
内容のみを訂正して処理を続行し、サービス中断のない
主メモリ情報訂正方式を提供することにある。
本発明の特徴は、中央制御装置が、主メモリに蓄積され
ている主メモリ情報の読出し中に所定の符号誤）検査を
行い、その任意のアドレスについて符号誤ｂ ｉｔ所定
回数以上繰シ返して検出したときは、当該主メモリ情報
に係る一連の制御・処理を中断することなく、あらかじ
め主メモリ情報のコピーの蓄積をしである補助メモリか
ら、所牽の主メモリ・補助メモリ間アドレス対応表に従
い、上記主メモリの当該符号誤シが検出されたアドレス
に、上記補助メモリの対応するアドレスのメモリ内容を
書込み・訂正しうるようにした主メモリ情報訂正方式に
ある。
ている主メモリ情報の読出し中に所定の符号誤）検査を
行い、その任意のアドレスについて符号誤ｂ ｉｔ所定
回数以上繰シ返して検出したときは、当該主メモリ情報
に係る一連の制御・処理を中断することなく、あらかじ
め主メモリ情報のコピーの蓄積をしである補助メモリか
ら、所牽の主メモリ・補助メモリ間アドレス対応表に従
い、上記主メモリの当該符号誤シが検出されたアドレス
に、上記補助メモリの対応するアドレスのメモリ内容を
書込み・訂正しうるようにした主メモリ情報訂正方式に
ある。
以下、本発明の実施例を図に基づいて説明する。
第１図は、本発明に係る主メモリ情報訂正方式の一実施
例の方式構成図、第２図は、そのフローチャートである
。
例の方式構成図、第２図は、そのフローチャートである
。
ここで、１は、プログラム命令、データ（固定。
可変のもの］、すなわち、主メモリ情報を蓄積しておく
主メモリ、２は、その主メモリ情報のコピーを蓄積して
おく補助メモリ、３は、データチャネル、４は、主メモ
リ１から主メモリ情報を読み出し、そのプログラム命令
の実行をする中央制御装置、４１は、その命令解読部、
４２は、同演算部、４３は、同符号誤シ検査に係るパリ
ティチェック回路、４４は、同障害割込回路、４５は、
同メモリアドレス指定部、４６は、同主メモリ１゜デー
タチャネル３間のデータ転送パスである。
主メモリ、２は、その主メモリ情報のコピーを蓄積して
おく補助メモリ、３は、データチャネル、４は、主メモ
リ１から主メモリ情報を読み出し、そのプログラム命令
の実行をする中央制御装置、４１は、その命令解読部、
４２は、同演算部、４３は、同符号誤シ検査に係るパリ
ティチェック回路、４４は、同障害割込回路、４５は、
同メモリアドレス指定部、４６は、同主メモリ１゜デー
タチャネル３間のデータ転送パスである。
中央制御装置４社、所望のサービスについての制御、処
理を行うため、当該主メモリ情報の一連のアドレス指定
をメモリアドレス指定部４５から主メモリ１に対して行
い、その主メモリ情報の読出しを行う（第２図のブロッ
クｉｏｏ］。
理を行うため、当該主メモリ情報の一連のアドレス指定
をメモリアドレス指定部４５から主メモリ１に対して行
い、その主メモリ情報の読出しを行う（第２図のブロッ
クｉｏｏ］。
主メモリ１から読み出された主メモリ情報は、そのプロ
グラム命令ＰＲＧが命令解読部４１へ、また、そのデー
タＤＡＴＡが演算部４２へ転送され、公知のように、所
定の制御、処理が行われるが、その主メモリ情報の読出
しと同時に、パリティチェック回路４３によって符号誤
り検出（例えば、パリティチェック］が実施される。
グラム命令ＰＲＧが命令解読部４１へ、また、そのデー
タＤＡＴＡが演算部４２へ転送され、公知のように、所
定の制御、処理が行われるが、その主メモリ情報の読出
しと同時に、パリティチェック回路４３によって符号誤
り検出（例えば、パリティチェック］が実施される。
パリティチェック回路４３は、符号誤シ（パリティエラ
ー］があるか否かを判断しく同前ブロック１０１３％パ
リティエラーがなければ、そのまま処理を続行させるよ
うにし、パリティエラーが検出されると、その回数が所
定の基準回数（例えば、２回）以内であるか否かを判断
する（同前ブロック１０２）。
ー］があるか否かを判断しく同前ブロック１０１３％パ
リティエラーがなければ、そのまま処理を続行させるよ
うにし、パリティエラーが検出されると、その回数が所
定の基準回数（例えば、２回）以内であるか否かを判断
する（同前ブロック１０２）。
その結果、それが基準回数以内であれば、）記ブロック
１００へ戻り、同一動作（処理）を行わせるようにし、
基準回数を超えていると、主メモリ１０当該アドレスの
メモリ内容が破壊されているものとみなし、障害割込み
を行うために障害割込回路４４を起動する（同前ブロッ
ク１０３］。
１００へ戻り、同一動作（処理）を行わせるようにし、
基準回数を超えていると、主メモリ１０当該アドレスの
メモリ内容が破壊されているものとみなし、障害割込み
を行うために障害割込回路４４を起動する（同前ブロッ
ク１０３］。
こ五により、障害割込回路４４は、主メモリ情報を訂正
ゼｊべき旨の情報および当該パリティエラーに係るアド
レスデータをメモリアドレス指定部４５へ転送する。な
お、こめ際、必要に応じて、それまでの処理データ（演
算レジスタの内容など）を主メモリ１の特定エリアに退
避せしめるようにする。
ゼｊべき旨の情報および当該パリティエラーに係るアド
レスデータをメモリアドレス指定部４５へ転送する。な
お、こめ際、必要に応じて、それまでの処理データ（演
算レジスタの内容など）を主メモリ１の特定エリアに退
避せしめるようにする。
メモリアドレス指定部４５は、主メモリ・補助メモリ間
アドレス対応表に従い、当該アドレス指定をデータチャ
ネル３経由で補助メモリ２に対して行い（同前ブロック
１０４ ）、補助メモリ２から当該アドレスの正しい情
報（主メモリ情報のコピー］の読出しを行わせ（同前ブ
ロック１０５Ｌｓこれをデムタチャネル３．データ転送
パス４６経″由で主メモリ１の当該アドレス（メモリ内
容が破壊されているとみなされたもの）へ転−・書込み
を行わせるようにする（同前ブロック１０６）。
アドレス対応表に従い、当該アドレス指定をデータチャ
ネル３経由で補助メモリ２に対して行い（同前ブロック
１０４ ）、補助メモリ２から当該アドレスの正しい情
報（主メモリ情報のコピー］の読出しを行わせ（同前ブ
ロック１０５Ｌｓこれをデムタチャネル３．データ転送
パス４６経″由で主メモリ１の当該アドレス（メモリ内
容が破壊されているとみなされたもの）へ転−・書込み
を行わせるようにする（同前ブロック１０６）。
す、正しい内容に書込見られた（訂正され７’ｎ）当該
アドレスの主メモリ情報の読出しを行うことにより、サ
ービスの中断をすることなく、処理の続行をすることが
できる。 −ここで、上述の主メモリ・補助
メモリ間アドレス対応表は、例えば、一連の主メモリ情
報それぞれについて、少なくとも、そのプログラム命令
。
アドレスの主メモリ情報の読出しを行うことにより、サ
ービスの中断をすることなく、処理の続行をすることが
できる。 −ここで、上述の主メモリ・補助
メモリ間アドレス対応表は、例えば、一連の主メモリ情
報それぞれについて、少なくとも、そのプログラム命令
。
固定データの先頭アドレ子の主メモリ１．補助メモリ２
間の対応を示すものであって、主メモリ１の特定エリア
四蓄積をしておき、必要なときに読み出すことができる
。
間の対応を示すものであって、主メモリ１の特定エリア
四蓄積をしておき、必要なときに読み出すことができる
。
アドレス“について、間欠的、偶発的と認められない程
度に頻発をするときには、障害割込回路４４は、これを
改めて識別して、公知のように、所定のハードウェア布
線論理に基づき、実行中の′プログラム・ランを停止さ
せ、その中断状態の各種システム情報（停止アドレス、
演算レジスタ内容等）を主メモリ１の特定エリアに退避
させるとともに、主メ早り１における所定の障害割込ア
ドレスから始まる障害処理プログラムに制御、処理が渡
るようにせしめる。
度に頻発をするときには、障害割込回路４４は、これを
改めて識別して、公知のように、所定のハードウェア布
線論理に基づき、実行中の′プログラム・ランを停止さ
せ、その中断状態の各種システム情報（停止アドレス、
演算レジスタ内容等）を主メモリ１の特定エリアに退避
させるとともに、主メ早り１における所定の障害割込ア
ドレスから始まる障害処理プログラムに制御、処理が渡
るようにせしめる。
この障害処理プログラムでは、障害の種別、原因等を分
析した後、障溶を除去するような指示、例えば、主メモ
リ１の初期設定などを行わせるようにする。
析した後、障溶を除去するような指示、例えば、主メモ
リ１の初期設定などを行わせるようにする。
以上、詳細に説明したように、本発明によれば、主メモ
リ情報について、間欠的、偶発的に近い固定的な符号誤
りについては、長時間を要してサービスの中断を免れな
い初期設定を行うことなく、主メモリ情報の訂正をする
ことができるので、情報処理システムにおけるサービス
性、保全性の向上に顕著な効果が得られる。特に、近時
、主メモリ用としてＩＣメモリが多く使われるようにな
っているが、これは雑音等によるメモリ破壊の発生頻度
が比較的に多いものとされているので、その対応策とし
て特に顕著なものである。
リ情報について、間欠的、偶発的に近い固定的な符号誤
りについては、長時間を要してサービスの中断を免れな
い初期設定を行うことなく、主メモリ情報の訂正をする
ことができるので、情報処理システムにおけるサービス
性、保全性の向上に顕著な効果が得られる。特に、近時
、主メモリ用としてＩＣメモリが多く使われるようにな
っているが、これは雑音等によるメモリ破壊の発生頻度
が比較的に多いものとされているので、その対応策とし
て特に顕著なものである。
第１図は、本発明に係る主メモリ情報訂正方式の一実施
例の方式構成図、第２図は、そのフローチャートである
。
例の方式構成図、第２図は、そのフローチャートである
。
Claims (1)
- １、中央制御装置が、主メモリに蓄積された主メモリ情
報の読出し中に所定の符号誤シ検査を行い、その任意の
アドレスについて符号誤り１所定回数以上繰シ返して検
出したときは、当該主メモリ情報に係る一連の制御・処
理を中断することなく、あらかじめ主メモリ情報のコピ
ーの蓄積をしである補助メモリから、所定の主メモリ・
補助メモリ間アドレス対応表に従い、上記主メモリの当
該符号誤シが検出されたアドレスに、上記補助メモリの
対応するアドレスのメモリ内容を書込み・訂正しうるよ
うにすることを特徴とする主メモリ情報訂正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181219A JPS5883398A (ja) | 1981-11-13 | 1981-11-13 | 主メモリ情報訂正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181219A JPS5883398A (ja) | 1981-11-13 | 1981-11-13 | 主メモリ情報訂正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5883398A true JPS5883398A (ja) | 1983-05-19 |
Family
ID=16096899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56181219A Pending JPS5883398A (ja) | 1981-11-13 | 1981-11-13 | 主メモリ情報訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5883398A (ja) |
-
1981
- 1981-11-13 JP JP56181219A patent/JPS5883398A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6345370B1 (en) | Method for debugging error in a computer system | |
| US5446873A (en) | Memory checker | |
| JPS59148954A (ja) | 制御記憶パトロ−ル方式 | |
| JP3311776B2 (ja) | ディスクサブシステムにおけるデータ転送チェック方式 | |
| KR830002883B1 (ko) | 마이크로 프로그램 제어장치 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPH0814794B2 (ja) | 割込み処理方法 | |
| JPH10187202A (ja) | マイクロプロセッサ制御装置 | |
| JPS63278162A (ja) | 情報処理装置におけるエラ−訂正装置 | |
| JPS6269342A (ja) | 半導体デイスク装置 | |
| JPS62182952A (ja) | 磁気デイスク制御装置 | |
| JPS60142450A (ja) | 記憶システム | |
| JPH0588992A (ja) | メモリ制御方式 | |
| JPS59218555A (ja) | マイクロプログラム制御装置 | |
| JPH0346920B2 (ja) | ||
| JPH0474241A (ja) | 障害処理方式 | |
| JPS60112148A (ja) | メモリ装置 | |
| JPH0728716A (ja) | Ｉ／ｏ制御方法 | |
| JPH07104999A (ja) | マイクロコンピュータ | |
| JPH06274434A (ja) | コンピュータ周辺装置およびその制御方法 | |
| JP2000181699A (ja) | プログラム処理制御方法及びディジタル信号処理装置 | |
| JPH02141830A (ja) | 情報処理装置 | |
| JPH01271853A (ja) | 電子卓上計算機 | |
| JPS62272340A (ja) | マイクロプログラム制御装置 | |
| JPH04130554A (ja) | データ転送方式 |