JPS5884342A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPS5884342A JPS5884342A JP56181802A JP18180281A JPS5884342A JP S5884342 A JPS5884342 A JP S5884342A JP 56181802 A JP56181802 A JP 56181802A JP 18180281 A JP18180281 A JP 18180281A JP S5884342 A JPS5884342 A JP S5884342A
- Authority
- JP
- Japan
- Prior art keywords
- input
- sample
- multiplexer
- hold
- mpx
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（＆） 技術分野
本発明は複数の入力電気量を入力して信号処理を行なう
回路において、％に入力電気量間の干渉管なくして正確
な信号処理を行ない得るようにした信号処理回路に関す
る。
回路において、％に入力電気量間の干渉管なくして正確
な信号処理を行ない得るようにした信号処理回路に関す
る。
伽）従来技術
一般に、電力系統の制御や保Ｓをディジタル的に行なう
装置の入力回路としては、系統の諸室気量を同時刻にサ
ンプリングし、その後各人力を順次アナログ−ディジタ
ル変換する信号処理回路が°使用されている。系統の原
電４気量のサンプリングを同時刻に行な１うのは、系統
保瞼において、電圧−電流間の位相等複数の入力量間の
時間関係が大きな意味を持つからであり、順次アナログ
ーディジタル変換するのは比較的高価なアナログ−ディ
ジタル変換器を各入力電気量間で共用するためである。
装置の入力回路としては、系統の諸室気量を同時刻にサ
ンプリングし、その後各人力を順次アナログ−ディジタ
ル変換する信号処理回路が°使用されている。系統の原
電４気量のサンプリングを同時刻に行な１うのは、系統
保瞼において、電圧−電流間の位相等複数の入力量間の
時間関係が大きな意味を持つからであり、順次アナログ
ーディジタル変換するのは比較的高価なアナログ−ディ
ジタル変換器を各入力電気量間で共用するためである。
第１図は、この種の従来の信号処理回路の構成例を示す
ものである０図において、Ｅ１〜ｇｎは外部から信号処
ｍ回路に入力される複数の入力電気量、８Ｈ１〜８Ｈｎ
Ｆｉこの入力電気量Ｅｌ〜し Ｅｎ【入力とし、一定時間ごとにサングリングＩホール
ドするサンプルホール）Ｐ回１１％ Ｃｔ〜Ｃ１は各サ
ンプルホールド回路ｓＨ１〜ＢＨｎ Ｋ付属し、ホール
ド時の出力電圧を記憶すゐホールドキャパシタを示す、
まえ、ＭＰｘは上記各サンプルホールド回路８Ｈ１〜８
Ｈｎ の出力電圧を夫々入力とし、外部からの制御信号
０８によりその中の一人力を選択して順次切換出力する
マルチプレクサ、ムＤＣはこのマルチプレクサ■１の出
力段に設けられ、アナｐダ入力量をディジタル量に変換
するアナログーディジグル変換器である。
ものである０図において、Ｅ１〜ｇｎは外部から信号処
ｍ回路に入力される複数の入力電気量、８Ｈ１〜８Ｈｎ
Ｆｉこの入力電気量Ｅｌ〜し Ｅｎ【入力とし、一定時間ごとにサングリングＩホール
ドするサンプルホール）Ｐ回１１％ Ｃｔ〜Ｃ１は各サ
ンプルホールド回路ｓＨ１〜ＢＨｎ Ｋ付属し、ホール
ド時の出力電圧を記憶すゐホールドキャパシタを示す、
まえ、ＭＰｘは上記各サンプルホールド回路８Ｈ１〜８
Ｈｎ の出力電圧を夫々入力とし、外部からの制御信号
０８によりその中の一人力を選択して順次切換出力する
マルチプレクサ、ムＤＣはこのマルチプレクサ■１の出
力段に設けられ、アナｐダ入力量をディジタル量に変換
するアナログーディジグル変換器である。
かかる回路において、入力電気量Ｎ１〜！鳳は第２図に
示すように時刻ｔｓＫていっせいにサンプリングされ、
ホールＰ中ヤパシタＣＩ″−Ｃｎに記憶される。ホール
ドされ大電圧はサングルホールド回路８Ｈｒ〜８ＨＨか
ら出力され、！ルチグレクす、ＭＰＸの入力チャネルＣ
Ｈ，〜ＣＨｎに夫々印加される。すると、マルチプレク
サＭＰＸは外部からの制御信号ＣＩＫより、順次ホール
ド電圧ｖ１〜ｖｎの中の一つｔ選択してアナログ−ディ
ジタル変換器ＡＤＣＫ出力する。アナログ−ディジタル
変換器ムＤＣでは、入力電気量が切換わる毎にアナログ
−ディジタル変換を行ないディジタル量を出力する。
示すように時刻ｔｓＫていっせいにサンプリングされ、
ホールＰ中ヤパシタＣＩ″−Ｃｎに記憶される。ホール
ドされ大電圧はサングルホールド回路８Ｈｒ〜８ＨＨか
ら出力され、！ルチグレクす、ＭＰＸの入力チャネルＣ
Ｈ，〜ＣＨｎに夫々印加される。すると、マルチプレク
サＭＰＸは外部からの制御信号ＣＩＫより、順次ホール
ド電圧ｖ１〜ｖｎの中の一つｔ選択してアナログ−ディ
ジタル変換器ＡＤＣＫ出力する。アナログ−ディジタル
変換器ムＤＣでは、入力電気量が切換わる毎にアナログ
−ディジタル変換を行ないディジタル量を出力する。
以上従粱の信号処理回路の一例について説明し九が、か
かる回路の大きな欠点として、入力電気量間に干渉が存
在することがあげられる。
かる回路の大きな欠点として、入力電気量間に干渉が存
在することがあげられる。
すなわち、入力に大振幅の電圧が印加されるとその入力
に隣接する別の入力電気量が影４１を受け、アナログ−
ディジタル変換された結果Ｋｌｌ！差が生じる現象が発
生する。以下、この現象の生じる過程について、第１図
及び第２図を用いて説明する。
に隣接する別の入力電気量が影４１を受け、アナログ−
ディジタル変換された結果Ｋｌｌ！差が生じる現象が発
生する。以下、この現象の生じる過程について、第１図
及び第２図を用いて説明する。
今例として、サングルホールド回路ＳＨＩにはｌＯｖ程
度の比較的大きな電気値が、またサンプルホールド回路
８Ｈ，にはＯｖ付近の非常に小さな電気値がサンプルホ
ールドされていると仮定する。マルチプレクサＭＰＸは
、最初に入力チャネルＣＨ，を選択し、サンプルホール
ド回路８）１１の出力電圧Ｖｔ ｋアナログ−ディジタ
ル変換器ＡＤＣに印加する。なお＃！１図において、Ｃ
ＯはマルチプレクサＭＰＸおよびアナログ−ディジタル
変換器ＡＤＣ入力の浮遊容量を示す、この容量Ｃｏは１
マルチプレタナ目壇の出力電圧まで充電されるため、こ
の場合１０Ｖ程度の比較的大きな電圧まで充電されゐ０
次に１マルチプレクサＭＰＸが入力ｔ−ｃｎ、切換える
と、浮遊容量Ｃｏはサンプルホールド８Ｈ１の出力段か
ら切離され、サンプルホールド回路８Ｈ，の出力段に接
続される。この過程でｇｓａに示すようＫｔｏマ付近の
低い電圧をホールドしているサンプルホールド回路８Ｈ
，の出力に、浮遊容量Ｃｏの充電電圧１０Ｖが瞬間的に
印加される。仁のため、一部の種類のサンプルホールＰ
モジ、−ルでは内部で異常現象が生じ、仁の容量ＣＯに
貯えられ走電ＷがサンプルホールＰＩＩＩｌｓＨｓのホ
ールドキャパシタＣ■に流れこみ、サンプルホールド電
圧が正確な値よシも高めＫする現象が生じゐ、この現象
は、Ｃｏ４Ｃ貯えられ大電圧と接続されるサンプルホー
ルド回路のホールド電位差が特定のしきい値をこえると
＝−ｓ−浮遊容量Ｃ＠０容量値が大きい程、ある％Ａ紘
浮遊容量ＣｏＫ貯えられた電圧が高いほどホールド電圧
に与える誤差が大きくなる性質をもつ。
度の比較的大きな電気値が、またサンプルホールド回路
８Ｈ，にはＯｖ付近の非常に小さな電気値がサンプルホ
ールドされていると仮定する。マルチプレクサＭＰＸは
、最初に入力チャネルＣＨ，を選択し、サンプルホール
ド回路８）１１の出力電圧Ｖｔ ｋアナログ−ディジタ
ル変換器ＡＤＣに印加する。なお＃！１図において、Ｃ
ＯはマルチプレクサＭＰＸおよびアナログ−ディジタル
変換器ＡＤＣ入力の浮遊容量を示す、この容量Ｃｏは１
マルチプレタナ目壇の出力電圧まで充電されるため、こ
の場合１０Ｖ程度の比較的大きな電圧まで充電されゐ０
次に１マルチプレクサＭＰＸが入力ｔ−ｃｎ、切換える
と、浮遊容量Ｃｏはサンプルホールド８Ｈ１の出力段か
ら切離され、サンプルホールド回路８Ｈ，の出力段に接
続される。この過程でｇｓａに示すようＫｔｏマ付近の
低い電圧をホールドしているサンプルホールド回路８Ｈ
，の出力に、浮遊容量Ｃｏの充電電圧１０Ｖが瞬間的に
印加される。仁のため、一部の種類のサンプルホールＰ
モジ、−ルでは内部で異常現象が生じ、仁の容量ＣＯに
貯えられ走電ＷがサンプルホールＰＩＩＩｌｓＨｓのホ
ールドキャパシタＣ■に流れこみ、サンプルホールド電
圧が正確な値よシも高めＫする現象が生じゐ、この現象
は、Ｃｏ４Ｃ貯えられ大電圧と接続されるサンプルホー
ルド回路のホールド電位差が特定のしきい値をこえると
＝−ｓ−浮遊容量Ｃ＠０容量値が大きい程、ある％Ａ紘
浮遊容量ＣｏＫ貯えられた電圧が高いほどホールド電圧
に与える誤差が大きくなる性質をもつ。
実際に測定した結果では、サンプルホールド回路８Ｈ＊
Ｋ＋ １０ Ｖ 、 ８Ｈ１にＯｖ ｔホールドした
状態での、サンプルホールド回路８Ｈ１の出力電圧への
影響Δｖｌは１００ｍＶ以上に達する。そしてこの値は
、サンプルホールド回路８Ｈ，の入力量の絶対値が小さ
い場合には大きな誤差要因になりうる大きさであ夛、上
記のような現象の発生は是非とも抑えなければならない
。
Ｋ＋ １０ Ｖ 、 ８Ｈ１にＯｖ ｔホールドした
状態での、サンプルホールド回路８Ｈ１の出力電圧への
影響Δｖｌは１００ｍＶ以上に達する。そしてこの値は
、サンプルホールド回路８Ｈ，の入力量の絶対値が小さ
い場合には大きな誤差要因になりうる大きさであ夛、上
記のような現象の発生は是非とも抑えなければならない
。
（Ｃ）発明の目的
本発明は上記のような従来技術の有する欠点を除去する
喪めに成され丸もので、その目的はマルチプレクサの入
力切換に伴なう浮遊容量の影響を軽減し入力電気量間の
干渉をなくして高精度で高性能の誤差のない正確な信号
処理を行なうことができる信号処理回路を提供すること
にある。
喪めに成され丸もので、その目的はマルチプレクサの入
力切換に伴なう浮遊容量の影響を軽減し入力電気量間の
干渉をなくして高精度で高性能の誤差のない正確な信号
処理を行なうことができる信号処理回路を提供すること
にある。
（ｄ） 発明の概要
上記目的を達成する丸めに本発明では、入力電気量をサ
ングリンダレホールドする少なくとも一つのサンプルホ
ールド回路１路と、直接および上記サンプルホールド回
路管介して加えられる複数の上記入力電気量を入力とし
且つ外部からの制御信号によりその中の一人力１ｓ次切
換選択して出力するマルチプレクサと、仁のマルチプレ
クサの出′力段と上記サンプルホールド回路のコモン電
位との関に設妙られ、上記マルチプレクサがその入力電
気量として上記サンプルホ−−ルド回路からの出力を入
力切換する際に外部からの制御信号によ）制御畜れ内部
インピーダンスの制御可能なスイッチング素子とを具備
して成ることを特徴とすゐものである。
ングリンダレホールドする少なくとも一つのサンプルホ
ールド回路１路と、直接および上記サンプルホールド回
路管介して加えられる複数の上記入力電気量を入力とし
且つ外部からの制御信号によりその中の一人力１ｓ次切
換選択して出力するマルチプレクサと、仁のマルチプレ
クサの出′力段と上記サンプルホールド回路のコモン電
位との関に設妙られ、上記マルチプレクサがその入力電
気量として上記サンプルホ−−ルド回路からの出力を入
力切換する際に外部からの制御信号によ）制御畜れ内部
インピーダンスの制御可能なスイッチング素子とを具備
して成ることを特徴とすゐものである。
（・）構成
以下、本発明を図ＩＮＫ示す一実施例について説明する
。第３図は、本発−による信号処理回路の構成例を示・
した４ので、ＩＩＫＴｈｌ／＆て纂１図と同一部分にＦ
ｉ、同一符号を付してその説明を省略し、ここでは異な
る部分についてのみ述べる。
。第３図は、本発−による信号処理回路の構成例を示・
した４ので、ＩＩＫＴｈｌ／＆て纂１図と同一部分にＦ
ｉ、同一符号を付してその説明を省略し、ここでは異な
る部分についてのみ述べる。
つまり１［３図は、前記第１図におけるマルチｌレフｔ
ＭＰＸの出力段とサンプルホールド回路８Ｈのコモン電
位との間に１マルチプレクサＭＰＸ Ｋおける入力切換
えを行表う毎に外部からの制御信号Ｃ３ＪＫより１閉”
制御され内部インピーダンスの制御可能なスイッチング
素子として電子スイッチ１ｌＷＪ’ｉ設けるようＫした
ものである。
ＭＰＸの出力段とサンプルホールド回路８Ｈのコモン電
位との間に１マルチプレクサＭＰＸ Ｋおける入力切換
えを行表う毎に外部からの制御信号Ｃ３ＪＫより１閉”
制御され内部インピーダンスの制御可能なスイッチング
素子として電子スイッチ１ｌＷＪ’ｉ設けるようＫした
ものである。
（ｆ） 次に％ ｔｉＸ４Ｅｔ用いてかかる信号処理
回路の作用を観噂する。
回路の作用を観噂する。
第３図において、サングルホールド回路８Ｈ１〜８Ｈｎ
は同一時刻に夫々の入力電気量Ｅ１〜Ｅｎのサンプリ
ングを行ないホールドキャノ臂シタＣ１〜ＣｎＫ電圧を
記憶すると共に１ホールドした電圧値を出力する。サン
プル朶−ルド回路８Ｈ１〜８Ｈｎ の出力としては、マ
ルチｌレフｔ ＭＰＸの入力端子ＣＨ，〜ＣＨｎ Ｋ夫
々入力され外部からの制御信号０８により、入力チャン
ネルのひとつを選択し、その入力量をアナ四グーデジタ
ル変換器ムＤＣＫ出力する。マルチプレクサ ＭＰＸは
最初に入力チャンネルＣＭ、を選択するよう制御されて
おや、電子スイッチ８Ｗ１はオフの状１１にある。より
てマルチプレクサＭＰＸの出力電圧Ｖ＊ｔｆＶ＊と尋し
く、浮遊容量Ｃ６も同じくＶｓ Ｋ充電される。この状
態で、サンプルホールド回路、８ＨｔＫホールドされえ
電圧ｖ１のアプレクを絹■は非覇択Ｏ状１１ＫＩＩＩＩ
ＩＩされる。これは第４図のマルチｌレフｆ ＭＰＸの
入力切換においてｒＤＪで表わされ九期間で、この量線
マルチプレクサＭＰＸはどの入力チャネルも選択しない
、そして、マルチプレクサＭＰｘをかかる非選択の状態
としえ後に、電子スイッチＩＩＷｉ１１閉′（ＯＮ）状
態に制御する・ 仁の電子スイッチｉｉＷ＊ａ浮遊容量Ｃ・と並列に接続
されているため、容量０１１１ Ｋ充電されて％Ａ九電
荷は電子スイッチａｗ、ｔ−通して放電する。宜たマル
チプレクサＭＰＸは非選択Ｏ状態となってイルタＪ６サ
ンプルホールｙｔａｔａｍ力から電子スィッチ８Ｗｉ１ つぎに、浮遊容量ＣｅＫ充電されていた電荷を、電子ス
ィッチｌ１Ｗｔｔ’ 電子スイッチＢＷｌを′″開’ＯＦＦに戻して！ルチプ
レクサＭＰＸの入力を入力チャンネルＣＨ．に切換える
．この時、浮遊容量ＣｏＫ充電されていた電荷の殆んど
は電子スイッチｓｗ．を通して放電されているため、接
続時の浮遊容量Ｃｏの端子電圧はＯｖに近い．従うて、
サングルホールド回路８Ｈ．の入力電気量がＯｖ付近で
極く小さい場合には、サングルホール２回路８８１０ホ
ールド電圧ｖ３と浮遊容量Ｃ・の充電電圧の間の電位差
は極く小さくなる。
は同一時刻に夫々の入力電気量Ｅ１〜Ｅｎのサンプリ
ングを行ないホールドキャノ臂シタＣ１〜ＣｎＫ電圧を
記憶すると共に１ホールドした電圧値を出力する。サン
プル朶−ルド回路８Ｈ１〜８Ｈｎ の出力としては、マ
ルチｌレフｔ ＭＰＸの入力端子ＣＨ，〜ＣＨｎ Ｋ夫
々入力され外部からの制御信号０８により、入力チャン
ネルのひとつを選択し、その入力量をアナ四グーデジタ
ル変換器ムＤＣＫ出力する。マルチプレクサ ＭＰＸは
最初に入力チャンネルＣＭ、を選択するよう制御されて
おや、電子スイッチ８Ｗ１はオフの状１１にある。より
てマルチプレクサＭＰＸの出力電圧Ｖ＊ｔｆＶ＊と尋し
く、浮遊容量Ｃ６も同じくＶｓ Ｋ充電される。この状
態で、サンプルホールド回路、８ＨｔＫホールドされえ
電圧ｖ１のアプレクを絹■は非覇択Ｏ状１１ＫＩＩＩＩ
ＩＩされる。これは第４図のマルチｌレフｆ ＭＰＸの
入力切換においてｒＤＪで表わされ九期間で、この量線
マルチプレクサＭＰＸはどの入力チャネルも選択しない
、そして、マルチプレクサＭＰｘをかかる非選択の状態
としえ後に、電子スイッチＩＩＷｉ１１閉′（ＯＮ）状
態に制御する・ 仁の電子スイッチｉｉＷ＊ａ浮遊容量Ｃ・と並列に接続
されているため、容量０１１１ Ｋ充電されて％Ａ九電
荷は電子スイッチａｗ、ｔ−通して放電する。宜たマル
チプレクサＭＰＸは非選択Ｏ状態となってイルタＪ６サ
ンプルホールｙｔａｔａｍ力から電子スィッチ８Ｗｉ１ つぎに、浮遊容量ＣｅＫ充電されていた電荷を、電子ス
ィッチｌ１Ｗｔｔ’ 電子スイッチＢＷｌを′″開’ＯＦＦに戻して！ルチプ
レクサＭＰＸの入力を入力チャンネルＣＨ．に切換える
．この時、浮遊容量ＣｏＫ充電されていた電荷の殆んど
は電子スイッチｓｗ．を通して放電されているため、接
続時の浮遊容量Ｃｏの端子電圧はＯｖに近い．従うて、
サングルホールド回路８Ｈ．の入力電気量がＯｖ付近で
極く小さい場合には、サングルホール２回路８８１０ホ
ールド電圧ｖ３と浮遊容量Ｃ・の充電電圧の間の電位差
は極く小さくなる。
前述したように１浮遊容量Ｃｏ ｆ介した入力電気量間
の干渉は浮遊容量Ｃｏの充電電圧と、接続されるサンプ
ルホールド回路のホールド電圧との間の電位差が特定Ｏ
Ｌきい値をこえ九時のみに生じ、このしきい値は１１１
１ＫＩＩＩ定し九限夛では５ｖ程度とかなｐ大きい．従
って浮遊容量Ｃ。
の干渉は浮遊容量Ｃｏの充電電圧と、接続されるサンプ
ルホールド回路のホールド電圧との間の電位差が特定Ｏ
Ｌきい値をこえ九時のみに生じ、このしきい値は１１１
１ＫＩＩＩ定し九限夛では５ｖ程度とかなｐ大きい．従
って浮遊容量Ｃ。
の充電電圧とサンプルホールド回路のホールド電圧の間
の電位差がこれよ）も小さい場合にはサンプルホールド
回路ＳＨ愈のホールド電圧が影響をうけることはなく、
正確なホールド電圧をアナログ−ディジタル変換器ムＤ
ＯＫ対して出力することが可能となる。
の電位差がこれよ）も小さい場合にはサンプルホールド
回路ＳＨ愈のホールド電圧が影響をうけることはなく、
正確なホールド電圧をアナログ−ディジタル変換器ムＤ
ＯＫ対して出力することが可能となる。
このように複数の入力電気量Ｅ１〜１ｅｎｔ入力とし一
定時間毎にサンゾリンダレホールドする複数ｎのサング
ルホールド回路ＢＢ、〜ＢＨＢと、この各サンプルホー
ルド回路８Ｈｔ〜ａＨ１１を介して加えられる複数の上
記入力電気量Ｅ１〜ｇｎｔ入力とし且つ外部からの制御
信号Ｃ８によシその中の一人力を順次切換選択して出力
するｉルチゾレクサＭＰＸと、このマルチプレクサＭＰ
Ｘの出力段と上記サンプルホールド回路＆Ｈのコモン電
位との関に設けられ、上記マルチプレクサＭＰＸがその
入力電気量としての上記サンプルホールド回路８Ｈ，〜
ｍＨｎ からの出力を入力切換する”毎に外部からの制
御信号Ｃ畠ＩＫより閉制御され内部インピーダンスの制
御可能な電子スイッチとから、信号処理回路を構成する
ようにしたものである。
定時間毎にサンゾリンダレホールドする複数ｎのサング
ルホールド回路ＢＢ、〜ＢＨＢと、この各サンプルホー
ルド回路８Ｈｔ〜ａＨ１１を介して加えられる複数の上
記入力電気量Ｅ１〜ｇｎｔ入力とし且つ外部からの制御
信号Ｃ８によシその中の一人力を順次切換選択して出力
するｉルチゾレクサＭＰＸと、このマルチプレクサＭＰ
Ｘの出力段と上記サンプルホールド回路＆Ｈのコモン電
位との関に設けられ、上記マルチプレクサＭＰＸがその
入力電気量としての上記サンプルホールド回路８Ｈ，〜
ｍＨｎ からの出力を入力切換する”毎に外部からの制
御信号Ｃ畠ＩＫより閉制御され内部インピーダンスの制
御可能な電子スイッチとから、信号処理回路を構成する
ようにしたものである。
従って、前述したような従来の信号処理回路に存在する
入力量間の干渉の原因である、高い電圧に充電された浮
遊容量ＣｏがマルチプレクサＭＰＸの入力切換の際に、
隣接チャンネルに接続される際において、浮遊容量Ｃｏ
に充電されている電圧を隣接チャンネルに接続する前に
Ｏｖ近くまで低下させ、その後Ｋ１４接チヤンネルに接
続することが可能となるため、マルチプレクサＭＰＸの
入力切換えに伴なう浮遊容量Ｃｏの影＊’ｉ軽減し、入
力電気量Ｅ１〜Ｅｎ間の干渉をなくして娯差のない極め
て高精度で高性能の正確な信号処理を行なうことができ
る。
入力量間の干渉の原因である、高い電圧に充電された浮
遊容量ＣｏがマルチプレクサＭＰＸの入力切換の際に、
隣接チャンネルに接続される際において、浮遊容量Ｃｏ
に充電されている電圧を隣接チャンネルに接続する前に
Ｏｖ近くまで低下させ、その後Ｋ１４接チヤンネルに接
続することが可能となるため、マルチプレクサＭＰＸの
入力切換えに伴なう浮遊容量Ｃｏの影＊’ｉ軽減し、入
力電気量Ｅ１〜Ｅｎ間の干渉をなくして娯差のない極め
て高精度で高性能の正確な信号処理を行なうことができ
る。
−）他の実施例
（リ 上記実施例では入力電気量のｗ１＃Ａと同数のサ
ングルホールド回路８Ｈｔ−備えた信号処理回路につい
て述べたが本発明はこれに限られることなく任意の数の
サンプルホールド回路を備えた回路にも適用する仁とが
可能である。
ングルホールド回路８Ｈｔ−備えた信号処理回路につい
て述べたが本発明はこれに限られることなく任意の数の
サンプルホールド回路を備えた回路にも適用する仁とが
可能である。
第５図は、その−構成例を示すものである。
つｔ〕、本例では入力電気量の中のひとつのみサンプル
ホールド回路１１ＨｔＫてサンプリンダを行ない、他の
入力電気量杖直接マルチプレクサＭＰＸに入力する構成
をとりている。前述のように浮遊容量Ｃｏによる入力電
圧ＯＩＩ差発生は浮遊容量Ｃｏがサングルホールド回路
の出力Ｋｍ続されたと！にのみ生じる。従って、かかる
構成によるマルチプレクサＭＰＸ ＆よび電子スイッチ
８Ｗ１の制御はマルチプレクｔ ＭＰＸが入力ｔサング
ルホールド回路８Ｈ■の出力が接続されている入力チャ
ンネルＣＨ，に切換える時にＯみ必要なだけで、他の入
力電気量間をマルチプレクサＭＰＸで切換える際には不
要である・ （２）上記実施例では、浮遊容量Ｃｏ ｆ電子スイ、チ
８Ｗ＊にて放電する際、マルチプレクサｌｉ［ＰＸの入
力を非選択状ＩＩ！に制御している。これは電子スイッ
チ８ Ｗｌを通してすシグルホールド回路の出力がＯｖ
と短絡され過大な電流が流れるのを“防ぐための処置で
あるが、！ルチデレクナＭＰＸに内部抵抗が高い％ａｔ
使用すればかかる制御は不要である。すなわち、マルチ
プレクサＭＰＸの入力出大関の内部抵抗が高ゆれば、出
方をＯｖＫ短絡しても電流はマルチプレクサＭＰＸの内
部抵抗で制限されるえめに過大電流が流れることはない
、従って、素子に悪影譬を及はすことなく、浮遊容量Ｃ
ｏの放電を行なうことができる。このマルチゾレクサＭ
ＰＸ切換えの際に非選択状態を介さない場合のタイミン
グチャート図を第６図に示す。この第６図の例では、電
子スイッチ５ｗ１ｔ−マルチプレクサＭＰＸのチャンネ
ル切換え前に”閉”（ＯＮ）状態にして浮遊容量ＣＯの
電荷を放電し、切換えと同時に１開″” （ＯＦＦ）状
態に戻すタイミングで制御を行なりている。
ホールド回路１１ＨｔＫてサンプリンダを行ない、他の
入力電気量杖直接マルチプレクサＭＰＸに入力する構成
をとりている。前述のように浮遊容量Ｃｏによる入力電
圧ＯＩＩ差発生は浮遊容量Ｃｏがサングルホールド回路
の出力Ｋｍ続されたと！にのみ生じる。従って、かかる
構成によるマルチプレクサＭＰＸ ＆よび電子スイッチ
８Ｗ１の制御はマルチプレクｔ ＭＰＸが入力ｔサング
ルホールド回路８Ｈ■の出力が接続されている入力チャ
ンネルＣＨ，に切換える時にＯみ必要なだけで、他の入
力電気量間をマルチプレクサＭＰＸで切換える際には不
要である・ （２）上記実施例では、浮遊容量Ｃｏ ｆ電子スイ、チ
８Ｗ＊にて放電する際、マルチプレクサｌｉ［ＰＸの入
力を非選択状ＩＩ！に制御している。これは電子スイッ
チ８ Ｗｌを通してすシグルホールド回路の出力がＯｖ
と短絡され過大な電流が流れるのを“防ぐための処置で
あるが、！ルチデレクナＭＰＸに内部抵抗が高い％ａｔ
使用すればかかる制御は不要である。すなわち、マルチ
プレクサＭＰＸの入力出大関の内部抵抗が高ゆれば、出
方をＯｖＫ短絡しても電流はマルチプレクサＭＰＸの内
部抵抗で制限されるえめに過大電流が流れることはない
、従って、素子に悪影譬を及はすことなく、浮遊容量Ｃ
ｏの放電を行なうことができる。このマルチゾレクサＭ
ＰＸ切換えの際に非選択状態を介さない場合のタイミン
グチャート図を第６図に示す。この第６図の例では、電
子スイッチ５ｗ１ｔ−マルチプレクサＭＰＸのチャンネ
ル切換え前に”閉”（ＯＮ）状態にして浮遊容量ＣＯの
電荷を放電し、切換えと同時に１開″” （ＯＦＦ）状
態に戻すタイミングで制御を行なりている。
（３）本発明は一つの入力電気量に対し複数のサンプル
ホールド回路を接続した構成のものに関しても適用する
ことが可能である。第７図はその構成例を示すものであ
る。第７図において、制御される。各サンプルホールド
回路ＳＨ，〜８Ｈｎの入力が、他のサンダルホールド回
路の出力であること以外は、マルチプレクサ■１および
電子スイッチＢＷ、の制御タイ建ンダは第３図。
ホールド回路を接続した構成のものに関しても適用する
ことが可能である。第７図はその構成例を示すものであ
る。第７図において、制御される。各サンプルホールド
回路ＳＨ，〜８Ｈｎの入力が、他のサンダルホールド回
路の出力であること以外は、マルチプレクサ■１および
電子スイッチＢＷ、の制御タイ建ンダは第３図。
第４図および第６図に示した実施例と全く同様である。
かかる実施例は信号部ｉｗａ路自体が一つのＩＣチップ
上ＫＩｌｌ成され大電子素子において、前述した誤差の
発生を防ぐうえで重要なものである。
上ＫＩｌｌ成され大電子素子において、前述した誤差の
発生を防ぐうえで重要なものである。
例としてＢＢＤ （Ｉｌｕ＠に＠ｔ Ｉｌｒ１ｇａｄ＠
Ｄａｖｉｔｓ）として知られる素子は内部構成的には第
７図におけるサンプリングホール２１回路８Ｈの多段直
列接続とま−）九〈同一機能を有する。これらの素子は
、ＩＣ上のごく狭Ｉ／％面積上に集積される関俤上、第
７図におけるホールＰ中ヤ／母シタＣ１〜Ｃｎにあたる
素子、の容量が暑わめて小さく外部からの電圧印加等の
影響をうけ中すい、従りて、ＢＢＤ素子内の各サンプル
ホールドセルの出力を切換え各竜ルに記憶されてい為電
圧ｔｆ＊に外部に出力する場合に社前述の切換回路の浮
遊容量の影響が大きな問題となるが、本発明の適用によ
シ浮遊容量の影響を軽減して正確なサンプルホールド出
力を得ることが可能である。
Ｄａｖｉｔｓ）として知られる素子は内部構成的には第
７図におけるサンプリングホール２１回路８Ｈの多段直
列接続とま−）九〈同一機能を有する。これらの素子は
、ＩＣ上のごく狭Ｉ／％面積上に集積される関俤上、第
７図におけるホールＰ中ヤ／母シタＣ１〜Ｃｎにあたる
素子、の容量が暑わめて小さく外部からの電圧印加等の
影響をうけ中すい、従りて、ＢＢＤ素子内の各サンプル
ホールドセルの出力を切換え各竜ルに記憶されてい為電
圧ｔｆ＊に外部に出力する場合に社前述の切換回路の浮
遊容量の影響が大きな問題となるが、本発明の適用によ
シ浮遊容量の影響を軽減して正確なサンプルホールド出
力を得ることが可能である。
６） 発明の効果
以上説明したように本発明によれば、マルチプレクサの
入力切換に伴なう浮遊容量の影響を軽減し１人力電気量
間の干渉をなくして高精度で高性能の誤差のない正確な
信号処理金貸なうことができる信頼性の高い信号処理回
路が提供できる。
入力切換に伴なう浮遊容量の影響を軽減し１人力電気量
間の干渉をなくして高精度で高性能の誤差のない正確な
信号処理金貸なうことができる信頼性の高い信号処理回
路が提供できる。
第１図および第２図は、従来の信号処理回路の構成およ
びその動作を示すタイムチャート図、第３嫡および第４
図は本発明の一実施例の構成および動作管示すタイムチ
ャート図、第５図乃至第７図は木兄ａＡｏａｏ実施例を
示す構成およびタイムチャート図である。 ８Ｈｓ〜１１Ｈｎ・・・サンプルホールド回路、Ｃ１〜
Ｃｎ・・・ホールドキャＡシタ、ＭＰＸ・・・マルチプ
レクサ、Ｃｏ・・・浮遊容量、ＳＷ、−・電子スイッチ
、ＡＤＣ・・・アナログ−ディジタル変換器・
びその動作を示すタイムチャート図、第３嫡および第４
図は本発明の一実施例の構成および動作管示すタイムチ
ャート図、第５図乃至第７図は木兄ａＡｏａｏ実施例を
示す構成およびタイムチャート図である。 ８Ｈｓ〜１１Ｈｎ・・・サンプルホールド回路、Ｃ１〜
Ｃｎ・・・ホールドキャＡシタ、ＭＰＸ・・・マルチプ
レクサ、Ｃｏ・・・浮遊容量、ＳＷ、−・電子スイッチ
、ＡＤＣ・・・アナログ−ディジタル変換器・
Claims (1)
- 入力電気量をサンプリングしホールドする少なくとも一
つのサンプルホールド回路と、直、ＩＩおよび前記サン
ゾルホールド回路を介して加えられる複数の前記入力電
気量を入力とし且つ外部からの制御信号によ）そＯ中の
一人力１ｍ次切換選択して出力するマルチプレクサと、
このマルチプレクサの出力段と前記サンゾルホールド回
路のコモン電位との間に設けられ、前記マルチプレクサ
がその入力電気量として前記サンゾルホールド回路から
Ｏ出力を入力切換する際に外部からの制御信号によシ制
御され内部インピーダンスの制御可能なスイッチング素
子とを具備して成ることｔ−特徴とすゐ信号処ｍ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181802A JPS5884342A (ja) | 1981-11-13 | 1981-11-13 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181802A JPS5884342A (ja) | 1981-11-13 | 1981-11-13 | 信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5884342A true JPS5884342A (ja) | 1983-05-20 |
Family
ID=16107100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56181802A Pending JPS5884342A (ja) | 1981-11-13 | 1981-11-13 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884342A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234674A (ja) * | 1985-04-10 | 1986-10-18 | Matsushita Electric Ind Co Ltd | サンプルホ−ルド回路 |
| JPH0531365U (ja) * | 1991-09-30 | 1993-04-23 | 日本コロムビア株式会社 | デイジタルオーデイオ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50116254A (ja) * | 1974-02-27 | 1975-09-11 |
-
1981
- 1981-11-13 JP JP56181802A patent/JPS5884342A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50116254A (ja) * | 1974-02-27 | 1975-09-11 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234674A (ja) * | 1985-04-10 | 1986-10-18 | Matsushita Electric Ind Co Ltd | サンプルホ−ルド回路 |
| JPH0531365U (ja) * | 1991-09-30 | 1993-04-23 | 日本コロムビア株式会社 | デイジタルオーデイオ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2804269B2 (ja) | 再分配形ａ／ｄ変換器とアナログ信号をディジタル信号に変換する方法 | |
| KR100302111B1 (ko) | 다중경사식아날로그-디지탈변환기 | |
| US6621273B2 (en) | Voltage measurement apparatus | |
| US20050184894A1 (en) | Analog-to-digital converter and microcomputer in which the same is installed | |
| JPS5884342A (ja) | 信号処理回路 | |
| US4209717A (en) | Sample and hold circuit | |
| US4922252A (en) | Analog/digital converter with capacitor network | |
| US5805091A (en) | Reference voltage circuit | |
| JP3090785B2 (ja) | 直流レベル発生装置 | |
| JPS6011491B2 (ja) | Ａｄ変換回路 | |
| US11533060B2 (en) | Multipath sampling circuits | |
| JPS6177430A (ja) | アナログ・デジタル変換器 | |
| DE4200935C1 (en) | Single power supply for multiple micro controlled A=D converters - has isolating switch stages coupled to output of DC=DC converter for connection to multiple A=D converters and amplifiers | |
| JPS5884341A (ja) | 信号処理方法 | |
| JPS6051901A (ja) | 高感度コンパレ−タ | |
| SU756486A1 (ru) | Многоканальное аналоговое запоминающее устройство | |
| JPH0339947Y2 (ja) | ||
| JPH0292023A (ja) | Ａ／ｄコンバータ | |
| SU718774A1 (ru) | Способ электрохимических исследований быстропротекающих процессов и устройство дл его осуществлени | |
| JP3000499B2 (ja) | Ｄａ変換回路 | |
| SU1522112A1 (ru) | Устройство регистрации | |
| JP3057847B2 (ja) | 半導体集積回路 | |
| JPS62135775A (ja) | 差電圧測定回路 | |
| SU1420537A1 (ru) | Электрометрический преобразователь зар да | |
| JPS5723141A (en) | Fault detecting circuit of computer analog output equipment |