JPS5884341A - 信号処理方法 - Google Patents
信号処理方法Info
- Publication number
- JPS5884341A JPS5884341A JP56181407A JP18140781A JPS5884341A JP S5884341 A JPS5884341 A JP S5884341A JP 56181407 A JP56181407 A JP 56181407A JP 18140781 A JP18140781 A JP 18140781A JP S5884341 A JPS5884341 A JP S5884341A
- Authority
- JP
- Japan
- Prior art keywords
- input
- sample
- output
- hold
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）技術分野
本発明は複数の入力電気量を入力して信号処理を行なう
回路において、４１に入力電気量間Ｏ干渉をなくして正
確な信号処理を行ない得るように信号処理方法に関する
。
回路において、４１に入力電気量間Ｏ干渉をなくして正
確な信号処理を行ない得るように信号処理方法に関する
。
（ｂ）従来技術
一般Ｋ、電力系統の制御や保護をディジタル的に行なう
装置の入力回路としては、系統の原電気量を同時刻にサ
ンプリングし、その後各入力を順次アナログーディジタ
ル変換する信号処理回路が使用されている。系統の賭電
気量のサンｌリンダを同時刻に行なうのは、系統保護に
おいて、電圧−電流部の位相岬複数の入力量間の時間関
係が大きな意味を持つからであり、順次アナログ−ディ
ジタル変換するのは比較的高価なアナログ−ディジタル
変換器を各入力電気を間で共用するためである。
装置の入力回路としては、系統の原電気量を同時刻にサ
ンプリングし、その後各入力を順次アナログーディジタ
ル変換する信号処理回路が使用されている。系統の賭電
気量のサンｌリンダを同時刻に行なうのは、系統保護に
おいて、電圧−電流部の位相岬複数の入力量間の時間関
係が大きな意味を持つからであり、順次アナログ−ディ
ジタル変換するのは比較的高価なアナログ−ディジタル
変換器を各入力電気を間で共用するためである。
第１図は、この種の従来の信号処理回路の構成的を示す
ものである０図において、ｏｌ〜ｌ。
ものである０図において、ｏｌ〜ｌ。
は外部から信号処理回路に入力される複数の入力電気量
、８Ｈ１〜８ Ｈ，はこの入力電気量Ｅ！〜Ｅ、を入力
とし、一定時間ごとにサンプリングしホールドするサン
プルホールド回路、ＣＩ〜ＣＩＩは各サンプルホール＃
Ｐ回路８Ｈ１〜ＢＨ，に付属し、ホールド時の出力電圧
を配憶するホールドキャパシタを示す。また、ｗｘは上
記各サングルホールド回路８Ｈ，〜８Ｈ１ｌＯ出力電圧
を夫々入力と・し、外部からの制御信号Ｃ８によりその
中の一人力を選択して順次切換出力するマルチプレクサ
、ＡＤＣはこのマルチプレクサＭＰＸの出力段に設けら
れ、アナログ入力量をディジタル量Ｋｍ換するアナログ
−ディジタル変換器である。
、８Ｈ１〜８ Ｈ，はこの入力電気量Ｅ！〜Ｅ、を入力
とし、一定時間ごとにサンプリングしホールドするサン
プルホールド回路、ＣＩ〜ＣＩＩは各サンプルホール＃
Ｐ回路８Ｈ１〜ＢＨ，に付属し、ホールド時の出力電圧
を配憶するホールドキャパシタを示す。また、ｗｘは上
記各サングルホールド回路８Ｈ，〜８Ｈ１ｌＯ出力電圧
を夫々入力と・し、外部からの制御信号Ｃ８によりその
中の一人力を選択して順次切換出力するマルチプレクサ
、ＡＤＣはこのマルチプレクサＭＰＸの出力段に設けら
れ、アナログ入力量をディジタル量Ｋｍ換するアナログ
−ディジタル変換器である。
かかる回路において、入力電気量Ｅ１〜Ｅ■は第２図に
示すように時ｊ１ ｔ ｔにていっせいにサンプリング
され、ホールドキャパシタＣ１〜Ｃ１に記憶される。ホ
ールドされた電圧はサンゾルホールド回路８Ｈ１〜８′
Ｂ、から出力され、マルチゾレクｔ、 ＭＰｘの入力チ
ャネルＣＨ１％ ＣＩ、に夫々印加される。すると、マ
ルチプレクサ■１は外部からの制御信号（Ｙルチグレク
賃入力切換制御信号）Ｃ８により、順次ホールド電圧ｖ
１〜Ｖ、の中の一つを選択してアナログ−ディジタル変
換器ＡＤＣに出力する。アナログーディノタル〜変換器
ＡＤＣでは、電気量が切換わる毎にアナログ−ディジタ
ル変換を行ないディジタル量を出力する。
示すように時ｊ１ ｔ ｔにていっせいにサンプリング
され、ホールドキャパシタＣ１〜Ｃ１に記憶される。ホ
ールドされた電圧はサンゾルホールド回路８Ｈ１〜８′
Ｂ、から出力され、マルチゾレクｔ、 ＭＰｘの入力チ
ャネルＣＨ１％ ＣＩ、に夫々印加される。すると、マ
ルチプレクサ■１は外部からの制御信号（Ｙルチグレク
賃入力切換制御信号）Ｃ８により、順次ホールド電圧ｖ
１〜Ｖ、の中の一つを選択してアナログ−ディジタル変
換器ＡＤＣに出力する。アナログーディノタル〜変換器
ＡＤＣでは、電気量が切換わる毎にアナログ−ディジタ
ル変換を行ないディジタル量を出力する。
以上、従来の信号処理の一例について説明したが、かか
る回路の大きな欠点として、入力電気量間に干渉が存在
することがあげられる。すなわち、入力に大振幅の電圧
が印加されるとその入力に隣接する別の入力電気量が影
響を受け、アナログ−ｆイジタル変換された結果に誤差
が生じる現象が発生する。以下、この現象の生じる過程
について、第１図及び＠２図を用いて説明する。
る回路の大きな欠点として、入力電気量間に干渉が存在
することがあげられる。すなわち、入力に大振幅の電圧
が印加されるとその入力に隣接する別の入力電気量が影
響を受け、アナログ−ｆイジタル変換された結果に誤差
が生じる現象が発生する。以下、この現象の生じる過程
について、第１図及び＠２図を用いて説明する。
今岡として、サンダルホールド回路８Ｈ，Ｋは１０Ｖ程
度の比較的大きな電圧値が、またサンプルホールド回路
８Ｈ雪にはＯｖ付近の非常に小さな電圧値がサンイルホ
ールドされていると仮定する。マルチプレクｔ ＭＰＸ
は、最初入力チャンネルＣＨ，を選択し、サンダルホー
ルド回路８Ｈ，の出力電圧ｖ１をアナログ−ディジタル
変換器ムＤＣに印加する。なお第１図において、Ｃ・は
マルチプレクサＭＰ！およびアナログ−ディジタル変換
器ＡＤＣ入力の浮遊容量を示す、仁の容量Ｃ・は、マル
チデレクｔ ＭＰＸの出力電圧まで充電されるため、こ
の場合１０Ｖａ度の比較的大きな電圧まで充電される０
次に、マルチプレクサＭＰＸが入力をＣＨ，Ｋ切換える
と、浮遊容量Ｃ０はサンプルホールドｇＨ１の出力段か
ら切離され、サンプルホールド−酪８１．の出力段に接
続される。この過程で嬉２図に示すように、Ｏｖ付近の
低い電圧をホールドしているサンプルホールド回路８Ｈ
，の出力に、浮遊容量Ｃ・の充電圧１０Ｖが瞬間的に印
加される。このため、一部の種類のサンプルホールドモ
ジ、−ルでは内部で異常現象が生じ、この容量Ｃ・に貯
えられた電荷がサンプルホールド回路’ ＢＭ、のホー
ルドキＪｒ／４シタＣｓに流れζみ、サンプルホールド
回路８Ｈ１０ホールド電圧が正確な値よりも高めになる
現象が生じる。この現象は、ＣＩに貯えられた電圧と接
続されるサンダルホールド回路のホールド電圧間の電位
差が特定のしきい値をこえると発生し、浮遊容量Ｃ・の
容量値が大きい程、あるいは浮遊容量Ｃ１に貯えられた
１圧が高いほどホールド電圧に与える誤差が大きくなる
性質をもつ。
度の比較的大きな電圧値が、またサンプルホールド回路
８Ｈ雪にはＯｖ付近の非常に小さな電圧値がサンイルホ
ールドされていると仮定する。マルチプレクｔ ＭＰＸ
は、最初入力チャンネルＣＨ，を選択し、サンダルホー
ルド回路８Ｈ，の出力電圧ｖ１をアナログ−ディジタル
変換器ムＤＣに印加する。なお第１図において、Ｃ・は
マルチプレクサＭＰ！およびアナログ−ディジタル変換
器ＡＤＣ入力の浮遊容量を示す、仁の容量Ｃ・は、マル
チデレクｔ ＭＰＸの出力電圧まで充電されるため、こ
の場合１０Ｖａ度の比較的大きな電圧まで充電される０
次に、マルチプレクサＭＰＸが入力をＣＨ，Ｋ切換える
と、浮遊容量Ｃ０はサンプルホールドｇＨ１の出力段か
ら切離され、サンプルホールド−酪８１．の出力段に接
続される。この過程で嬉２図に示すように、Ｏｖ付近の
低い電圧をホールドしているサンプルホールド回路８Ｈ
，の出力に、浮遊容量Ｃ・の充電圧１０Ｖが瞬間的に印
加される。このため、一部の種類のサンプルホールドモ
ジ、−ルでは内部で異常現象が生じ、この容量Ｃ・に貯
えられた電荷がサンプルホールド回路’ ＢＭ、のホー
ルドキＪｒ／４シタＣｓに流れζみ、サンプルホールド
回路８Ｈ１０ホールド電圧が正確な値よりも高めになる
現象が生じる。この現象は、ＣＩに貯えられた電圧と接
続されるサンダルホールド回路のホールド電圧間の電位
差が特定のしきい値をこえると発生し、浮遊容量Ｃ・の
容量値が大きい程、あるいは浮遊容量Ｃ１に貯えられた
１圧が高いほどホールド電圧に与える誤差が大きくなる
性質をもつ。
実際に測定した結果では、サンプルホールド回路８Ｈ１
に＋１０ Ｖ 、 ８Ｍ、にＯｖをホールドした状態で
の、サンダルホールド回路８Ｈ，の出力電圧への影餐Δ
ｖｌは１００ ｍＶ以上に達する。
に＋１０ Ｖ 、 ８Ｍ、にＯｖをホールドした状態で
の、サンダルホールド回路８Ｈ，の出力電圧への影餐Δ
ｖｌは１００ ｍＶ以上に達する。
ぞしてこの値は、サンプルホールド回路８Ｈ！の人力量
の絶対値が小さい場合には大きな誤差費因になりうる大
きさであり、上記のような現象の発生社是非とも抑えな
ければならない。
の絶対値が小さい場合には大きな誤差費因になりうる大
きさであり、上記のような現象の発生社是非とも抑えな
ければならない。
（Ｃ）発明の目的
本発明は、上記のような従来技術の有する欠点を除去す
るために成されたもので、その目的はマルチプレクサの
入力切換に伴なう浮遊容量の影響を軽減し入力電圧量間
の干渉をなくして誤差のない正確な信号処理を行なうこ
とができる信号処理方法を提供するととＫあ°る。
るために成されたもので、その目的はマルチプレクサの
入力切換に伴なう浮遊容量の影響を軽減し入力電圧量間
の干渉をなくして誤差のない正確な信号処理を行なうこ
とができる信号処理方法を提供するととＫあ°る。
上記目的を達成するために本発明では、入力電気量をサ
ンブリングしホールドする少なくとも一つのサンダルホ
ールド回路と、直接および上記サングルホールド１路を
介して加えられる複数の上記入力電気量を入力とし且つ
外部からの制御信号によりその中の一人力を順次切換選
択して出力するマルチプレクサとから成る信号処理回路
において、上記マルチプレクサにおける入力切換えを行
なうＫＷＩＡシ、特定の上記サンプルホールド回路の出
力の選択に先立ってサンダルホールド回路の共通電位を
選択するようにして行なうことを特徴とするものである
。
ンブリングしホールドする少なくとも一つのサンダルホ
ールド回路と、直接および上記サングルホールド１路を
介して加えられる複数の上記入力電気量を入力とし且つ
外部からの制御信号によりその中の一人力を順次切換選
択して出力するマルチプレクサとから成る信号処理回路
において、上記マルチプレクサにおける入力切換えを行
なうＫＷＩＡシ、特定の上記サンプルホールド回路の出
力の選択に先立ってサンダルホールド回路の共通電位を
選択するようにして行なうことを特徴とするものである
。
伽）構成
以下、本発明を図面に示す実施例を参照して説明する。
第３図は本発明による信号処理回路の構成例を示したも
のであり、嬉３図において第１図と同一、の符号を付し
た要素は前述した第１図と同一機能を有するものである
のでその説明を省略する。図において、サンプルホール
ドｍｌ 路８Ｈｔ〜８ＨＴの出力端をマルチプレクサＭ
ＰＸの入力チャンネルＣＨＩ〜ＣＭ、 Ｋ”接続する。
のであり、嬉３図において第１図と同一、の符号を付し
た要素は前述した第１図と同一機能を有するものである
のでその説明を省略する。図において、サンプルホール
ドｍｌ 路８Ｈｔ〜８ＨＴの出力端をマルチプレクサＭ
ＰＸの入力チャンネルＣＨＩ〜ＣＭ、 Ｋ”接続する。
っまり、入力チャンネルＣＨ１にはサンプルホールド回
路８Ｈ，の出力端を接続し、入力チャンネルＣＨ，には
Ｏｖ電位を接続する。そして、入力チャンネルＣＨ３に
はすンデルホールド回路８Ｈ鵞の出力端をｉｋ＆し、入
力チャンネルＣＨ４にはＯｖ亀位を接続するという様に
、各サンプルホールドＵ路の出力端が接続されるチャン
ネルと隣接するチャンネルにはＯｖ電位を接続する様に
構成する。また、マルチプレクサＭＰＸの出力端をアナ
ロダーディゾタル変換器ＡＤＣに接続し、アナログ信号
をディジタル信号に変換する。さらに、各サンプルホー
ルド回路８Ｈｔ〜８ＨＨには、笛１図と同様にホールド
キャノ母シタＣ１〜ＣＨを接続する。
路８Ｈ，の出力端を接続し、入力チャンネルＣＨ，には
Ｏｖ電位を接続する。そして、入力チャンネルＣＨ３に
はすンデルホールド回路８Ｈ鵞の出力端をｉｋ＆し、入
力チャンネルＣＨ４にはＯｖ亀位を接続するという様に
、各サンプルホールドＵ路の出力端が接続されるチャン
ネルと隣接するチャンネルにはＯｖ電位を接続する様に
構成する。また、マルチプレクサＭＰＸの出力端をアナ
ロダーディゾタル変換器ＡＤＣに接続し、アナログ信号
をディジタル信号に変換する。さらに、各サンプルホー
ルド回路８Ｈｔ〜８ＨＨには、笛１図と同様にホールド
キャノ母シタＣ１〜ＣＨを接続する。
（ｆ）作用
次に、第３図および館４図を用いてかかる回路の作用を
Ｅ町する。今、例として第２図と同様に、サンプルホー
ルド回路８Ｈ１にはＩＯＶ程度の大きな電圧値が、また
サンプルホールド回路８Ｈ，にはＯｖ付近の小さな電圧
値がサンプルホールドされているものと仮定する。マル
チプレクサＭＰＸは、マルチプレクサ切換制御信号Ｃ８
Ｋよって最初に人力チャンネルＣＭ１人力を選択し、サ
ンダルホールド回路８Ｈ，の出力電圧ｖ１がマルチグレ
クｔ ＭＰＸ ｏ出力Ｖ・として送出される。そして、
この時浮遊容量Ｃ・はマルチプレクサＭＰＸの出力電圧
壕で充電されるので、１０Ｖｔで充電されることＫなる
。
Ｅ町する。今、例として第２図と同様に、サンプルホー
ルド回路８Ｈ１にはＩＯＶ程度の大きな電圧値が、また
サンプルホールド回路８Ｈ，にはＯｖ付近の小さな電圧
値がサンプルホールドされているものと仮定する。マル
チプレクサＭＰＸは、マルチプレクサ切換制御信号Ｃ８
Ｋよって最初に人力チャンネルＣＭ１人力を選択し、サ
ンダルホールド回路８Ｈ，の出力電圧ｖ１がマルチグレ
クｔ ＭＰＸ ｏ出力Ｖ・として送出される。そして、
この時浮遊容量Ｃ・はマルチプレクサＭＰＸの出力電圧
壕で充電されるので、１０Ｖｔで充電されることＫなる
。
次に１マルチプレクサＭＰＸが入力チャンネルＣＨ，入
力に切換えられると、浮遊容量Ｃ・はサンダルホールド
回路８Ｈｔ Ｏ出力から切離され、入力チャンネルＣＭ
、に接続されたＯｖ電位に接続されることになる。よっ
て、この時点で浮遊容量００に充電された電荷が放電さ
れ、浮遊容量ｃｏの電圧は瞬時ＫＩＯＶからＯｖとなる
。
力に切換えられると、浮遊容量Ｃ・はサンダルホールド
回路８Ｈｔ Ｏ出力から切離され、入力チャンネルＣＭ
、に接続されたＯｖ電位に接続されることになる。よっ
て、この時点で浮遊容量００に充電された電荷が放電さ
れ、浮遊容量ｃｏの電圧は瞬時ＫＩＯＶからＯｖとなる
。
そして、次にマルチプレクサＭＰＸが入力チャンネルＣ
ＨＩ入力に切換えられると、入力チャンネルＣＨ，のＯ
ｖは切離されて、サンプルホールド回路８Ｈ，の出力が
マルチプレクサＭＰＸの出力ｖｏとなる。この場合、サ
ンプルホールド回路８Ｈ，の出力電圧が前述の様ＫＯＶ
Ｋ近い小電圧であったとしても、入力チャンネルＣＭ、
が選択されている期間に浮遊容量Ｃ・が完全に放電され
ているため、従来例の様に浮遊容量Ｃ・に貯えられた電
荷がサンダルホールド回路８Ｈ，のホールドキャノ譬シ
タＣ１に流れ込むような仁とはなく、サンゾルホールド
回路８Ｈ嘗の正確なホールド電圧ｖＩ寥そのままマルチ
プレクサＭＰＸの出力Ｖ・として出力されることになる
。
ＨＩ入力に切換えられると、入力チャンネルＣＨ，のＯ
ｖは切離されて、サンプルホールド回路８Ｈ，の出力が
マルチプレクサＭＰＸの出力ｖｏとなる。この場合、サ
ンプルホールド回路８Ｈ，の出力電圧が前述の様ＫＯＶ
Ｋ近い小電圧であったとしても、入力チャンネルＣＭ、
が選択されている期間に浮遊容量Ｃ・が完全に放電され
ているため、従来例の様に浮遊容量Ｃ・に貯えられた電
荷がサンダルホールド回路８Ｈ，のホールドキャノ譬シ
タＣ１に流れ込むような仁とはなく、サンゾルホールド
回路８Ｈ嘗の正確なホールド電圧ｖＩ寥そのままマルチ
プレクサＭＰＸの出力Ｖ・として出力されることになる
。
以下、同様に人力チャンネルＣＨ４が選択された時には
、サンプルホールド回路８Ｈ，の出力電圧によって充電
された浮遊容量Ｃ・の電荷が放電されるため、次の入力
チャンネルＣＨ，が選択される時にはこの浮遊容量Ｃ・
の影響はなくなり、正確なホールド値が出力されること
になる。
、サンプルホールド回路８Ｈ，の出力電圧によって充電
された浮遊容量Ｃ・の電荷が放電されるため、次の入力
チャンネルＣＨ，が選択される時にはこの浮遊容量Ｃ・
の影響はなくなり、正確なホールド値が出力されること
になる。
このように、各サンダルホールド回路８Ｈ１〜ＳＨｉが
接続されるチャンネルの間に、Ｏｖ電位が接続されたチ
ャンネルを設けて、サンダルホールド回路の出力を切換
選択するに先立ち、サンプルホールド回路の共通電位ｏ
ｖを選択し得るようＫしたものである。
接続されるチャンネルの間に、Ｏｖ電位が接続されたチ
ャンネルを設けて、サンダルホールド回路の出力を切換
選択するに先立ち、サンプルホールド回路の共通電位ｏ
ｖを選択し得るようＫしたものである。
従って、前述したような、従来の信号処理回路に存在す
る入力量間の干渉の原因である、高い電圧に充電された
浮遊容量Ｃ・がｉ°ルチデレ□クサＭＰＸの入力切換の
際に隣−チャンネルに接続される際において、浮遊容量
Ｃ＠に充電されている電圧を隣接チャンネルに接続する
前にＯＶ近くまで低下させ、その後に隣接チャンネルに
接続することが可能となるため、マルチプレクサＭＰＸ
の入力切換えに伴なう浮遊容量Ｃ・の影響を軽減し、各
チャンネル間の影替をな（し入力電気量８１〜８１１１
間の干渉をなくして誤差のない極めて高精度で高性能の
正確な信号処理を行なうことができる。
る入力量間の干渉の原因である、高い電圧に充電された
浮遊容量Ｃ・がｉ°ルチデレ□クサＭＰＸの入力切換の
際に隣−チャンネルに接続される際において、浮遊容量
Ｃ＠に充電されている電圧を隣接チャンネルに接続する
前にＯＶ近くまで低下させ、その後に隣接チャンネルに
接続することが可能となるため、マルチプレクサＭＰＸ
の入力切換えに伴なう浮遊容量Ｃ・の影響を軽減し、各
チャンネル間の影替をな（し入力電気量８１〜８１１１
間の干渉をなくして誤差のない極めて高精度で高性能の
正確な信号処理を行なうことができる。
（ｇ）他の実施例
尚、本発明は上配爽−例に限定されるものではない。
（１）上記実施例では、１チヤンネルおきにマルチプレ
クサＭＰＸの入力をＯｖ電位に接続したが、第５図に示
す様に浮遊容量Ｃ・の影替を特に受けやすい特定のチャ
ンネルのみに、ｏｖ電位に接続したチャンネルを設ける
ようＫしてもよい。すなわち、請５図において例えばサ
ングルホールド回路８Ｈ，の出力電圧ｖ１がそ′れほど
大電圧にならず、あるいはサンプルホールド回路ＳＨ，
の出力電圧ｖ３が常に大きな電圧値であり、浮遊容量Ｃ
・の影響が問題とならない場合にはＯｖチャンネルを設
けず、影響を受けやすいチャンネルのみ例えば図ではサ
ンプルホールド回路８Ｈ，、ＳＲ，間にＯｖチャンネル
を設けるようＫしてもよい。
クサＭＰＸの入力をＯｖ電位に接続したが、第５図に示
す様に浮遊容量Ｃ・の影替を特に受けやすい特定のチャ
ンネルのみに、ｏｖ電位に接続したチャンネルを設ける
ようＫしてもよい。すなわち、請５図において例えばサ
ングルホールド回路８Ｈ，の出力電圧ｖ１がそ′れほど
大電圧にならず、あるいはサンプルホールド回路ＳＨ，
の出力電圧ｖ３が常に大きな電圧値であり、浮遊容量Ｃ
・の影響が問題とならない場合にはＯｖチャンネルを設
けず、影響を受けやすいチャンネルのみ例えば図ではサ
ンプルホールド回路８Ｈ，、ＳＲ，間にＯｖチャンネル
を設けるようＫしてもよい。
（２）第６図は、Ｏｖ電位に接続すべきマルチプレクサ
ＭＰＸのチャンネルと、Ｏｖ電位間に小抵抗ｒＶｔ挿入
しても良い場合の実施例を示す。
ＭＰＸのチャンネルと、Ｏｖ電位間に小抵抗ｒＶｔ挿入
しても良い場合の実施例を示す。
すなわち、以上の説明では浮遊容量Ｃ・の放電はマルチ
プレクサＭＰＸの入カチャンネルヲＯｖ電位に接続して
、その入力チャンネルが選択された時に瞬時に行なった
が、その放電時間が多少長くても信号処理に影替を与え
ない場合には、＠６図に示す様に小抵抗ｒを介して放電
するように構成しても曳い。この場合、浮遊容量Ｃ・は
時定数Ｃ＠ｒで放電されることになる。
プレクサＭＰＸの入カチャンネルヲＯｖ電位に接続して
、その入力チャンネルが選択された時に瞬時に行なった
が、その放電時間が多少長くても信号処理に影替を与え
ない場合には、＠６図に示す様に小抵抗ｒを介して放電
するように構成しても曳い。この場合、浮遊容量Ｃ・は
時定数Ｃ＠ｒで放電されることになる。
（３） 以上の説明では、入力電気量の種類と同数の
サンプルホールド回路を備えた信号部Ｉ１回路について
述べたが、本発明はこれに限ることなく任意の数のサン
プルホールド回数を備えた回路についても適用する仁と
が可能である０例えば、第７図の飼では入力電気量のう
ち１つのみサンプルホールド回路ｓａｔ Ｋてサンプリ
ングを行ない、他の入力電気量は直接マルチプレクサＭ
ＰＸ Ｋ入力する構成をとっている。前述の様に浮遊容
量Ｃ＠による入力電圧の誤差発生は、浮遊容量Ｃ・がサ
ンプルホールド回路の出力に接続されてた時のみに生じ
る。従って、サンプルホールド回路８Ｈ１の出力端が接
続されている入力チャンネルＣＨ，の一つ前の入力チャ
ンネルＣ馬のみをＯｖ電位に接続するようＫすれば良い
。かかる様にすれば、マルチプレクサＭＰＸが入力チャ
ンネルＣＨ！を選択している期間に浮遊容量Ｃ・が放電
されるため、次に入力チャンネル、ＣＨ，を選択しても
前述のような浮遊容量ｃｏＶＣよる悪影響はなくなる。
サンプルホールド回路を備えた信号部Ｉ１回路について
述べたが、本発明はこれに限ることなく任意の数のサン
プルホールド回数を備えた回路についても適用する仁と
が可能である０例えば、第７図の飼では入力電気量のう
ち１つのみサンプルホールド回路ｓａｔ Ｋてサンプリ
ングを行ない、他の入力電気量は直接マルチプレクサＭ
ＰＸ Ｋ入力する構成をとっている。前述の様に浮遊容
量Ｃ＠による入力電圧の誤差発生は、浮遊容量Ｃ・がサ
ンプルホールド回路の出力に接続されてた時のみに生じ
る。従って、サンプルホールド回路８Ｈ１の出力端が接
続されている入力チャンネルＣＨ，の一つ前の入力チャ
ンネルＣ馬のみをＯｖ電位に接続するようＫすれば良い
。かかる様にすれば、マルチプレクサＭＰＸが入力チャ
ンネルＣＨ！を選択している期間に浮遊容量Ｃ・が放電
されるため、次に入力チャンネル、ＣＨ，を選択しても
前述のような浮遊容量ｃｏＶＣよる悪影響はなくなる。
（４）以上の説明では、一つのサンプルホールド回路を
１ルチグレクサＭＰＸが選択する際に、その一つの前の
入力チャンネルをＯｖ電位に接続しておき、これらをＩ
ＮＫ選択する方法であったが、これに限らず、第８図に
示す様にマルチプレクサＭＰＸのある特定入力チャンネ
ルＣＨ―だけをＯＶｇ位Ｋｍ続しておき、他のサングル
ホールド回路に選択が移行する前にこの特定入力チャン
ネルｃＨ，を選択する様にしても良いものである。
１ルチグレクサＭＰＸが選択する際に、その一つの前の
入力チャンネルをＯｖ電位に接続しておき、これらをＩ
ＮＫ選択する方法であったが、これに限らず、第８図に
示す様にマルチプレクサＭＰＸのある特定入力チャンネ
ルＣＨ―だけをＯＶｇ位Ｋｍ続しておき、他のサングル
ホールド回路に選択が移行する前にこの特定入力チャン
ネルｃＨ，を選択する様にしても良いものである。
かかる場合のマルチプレクサ切換信号ＣＢを＠９−に示
す。すなわち、先ずマルチプレクサＭＰＸは入力チャン
ネルＣＨ１ｉＣ＠続されているサンプルホールド８Ｈ１
を選択する。次に、入力チャンネルＣＨ，を選択するこ
とによって、浮遊容量Ｃｏに充電された電荷が放電され
る。その後に・入力チャンネルＣＨｍ Ｋ ｉ続されて
いるサンプルホールドＳＨ，の出力を選択し、以下同様
に他のサンダルホールド回路８Ｈを選択する前に１人カ
チャンネルＣＨ，を選択する様な！ルチプレクサ切換信
号ＣＳを与えれば、前述と全く同様の効果が得られ且つ
マルチプレクサＭＰＸの入力チャンネルの有効利用が可
能となる。ｔた、ＯＶ電位に接続する入力チャンネルは
一つのみでなく、回路構成上あるいはマルチプレクサ切
換制御信号ＣＳ上、都合の良い数および位置に設けるよ
うＫしても良いことは言うまでもない。
す。すなわち、先ずマルチプレクサＭＰＸは入力チャン
ネルＣＨ１ｉＣ＠続されているサンプルホールド８Ｈ１
を選択する。次に、入力チャンネルＣＨ，を選択するこ
とによって、浮遊容量Ｃｏに充電された電荷が放電され
る。その後に・入力チャンネルＣＨｍ Ｋ ｉ続されて
いるサンプルホールドＳＨ，の出力を選択し、以下同様
に他のサンダルホールド回路８Ｈを選択する前に１人カ
チャンネルＣＨ，を選択する様な！ルチプレクサ切換信
号ＣＳを与えれば、前述と全く同様の効果が得られ且つ
マルチプレクサＭＰＸの入力チャンネルの有効利用が可
能となる。ｔた、ＯＶ電位に接続する入力チャンネルは
一つのみでなく、回路構成上あるいはマルチプレクサ切
換制御信号ＣＳ上、都合の良い数および位置に設けるよ
うＫしても良いことは言うまでもない。
６）発明の詳細
な説明した様に本発ｔｌＫよれば、サンダルホールド回
路の出力をマルチプレクサで切換選択する際に生じる浮
遊容量の影譬を軽減し入力電気量間の干渉をなくして高
精度で高性能の誤差のない正確な信号処理を行なうこと
がで龜る信号処理方法が提供できる。
路の出力をマルチプレクサで切換選択する際に生じる浮
遊容量の影譬を軽減し入力電気量間の干渉をなくして高
精度で高性能の誤差のない正確な信号処理を行なうこと
がで龜る信号処理方法が提供できる。
鮪１図は従来の信号処理＠幣の構成を示す図、第２図は
第１図における動作を説明するための波形図、第３図は
本発明の一実施例を示す構成図、第４図は第３図におけ
る動作を説明するための波形図、館５図〜第８図は本発
明の他の実施例を示す構成図、第９図は第８図における
動作を説明するための図である。 ８Ｈ１〜ＳＨ，・・・サンダルホールド回路、Ｃ１〜Ｃ
１・・・ホールドキャパシタ、ＭＰＸ・・・マルチプレ
クサ、ＡＤＣ・・・アナログディノタル変換器、ｃ。 ・・・浮遊容量、ｒ・・・小抵抗、８／、、、、サンゾ
ルホー弄ド信号、ＣＢ・・・マルチプレクサ切換制御信
号・ＷＮ２図 ｔｌ 第５図 第６図 第７図
第１図における動作を説明するための波形図、第３図は
本発明の一実施例を示す構成図、第４図は第３図におけ
る動作を説明するための波形図、館５図〜第８図は本発
明の他の実施例を示す構成図、第９図は第８図における
動作を説明するための図である。 ８Ｈ１〜ＳＨ，・・・サンダルホールド回路、Ｃ１〜Ｃ
１・・・ホールドキャパシタ、ＭＰＸ・・・マルチプレ
クサ、ＡＤＣ・・・アナログディノタル変換器、ｃ。 ・・・浮遊容量、ｒ・・・小抵抗、８／、、、、サンゾ
ルホー弄ド信号、ＣＢ・・・マルチプレクサ切換制御信
号・ＷＮ２図 ｔｌ 第５図 第６図 第７図
Claims (1)
- 入力電気量をサンｌリンダしホールドする少なくトモ一
つのサンプルホールド回路と、直接および前記サングル
ホールド回路を介して加えられる複数の前記入力電気量
を入力とし且つ外部からの制御信号によ抄その中の一人
力を順次切換選択して出力するｉルチデレク賃とから成
る信号処理回路にお−で、前記マルチプレクサにおける
入力切換えを行なうに際し、特定の前記サンプルホール
ド回路の出力の選択に先立ってサンプルホールｒｇｕｌ
ｏ共通電位を選択するようにして行なうことを特徴とす
る信号処理方法・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181407A JPS5884341A (ja) | 1981-11-12 | 1981-11-12 | 信号処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181407A JPS5884341A (ja) | 1981-11-12 | 1981-11-12 | 信号処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5884341A true JPS5884341A (ja) | 1983-05-20 |
Family
ID=16100215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56181407A Pending JPS5884341A (ja) | 1981-11-12 | 1981-11-12 | 信号処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884341A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284432U (ja) * | 1988-12-19 | 1990-06-29 | ||
| JPH0531365U (ja) * | 1991-09-30 | 1993-04-23 | 日本コロムビア株式会社 | デイジタルオーデイオ装置 |
-
1981
- 1981-11-12 JP JP56181407A patent/JPS5884341A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284432U (ja) * | 1988-12-19 | 1990-06-29 | ||
| JPH0531365U (ja) * | 1991-09-30 | 1993-04-23 | 日本コロムビア株式会社 | デイジタルオーデイオ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831381A (en) | Charge redistribution A/D converter with reduced small signal error | |
| US7312732B2 (en) | Devices and methods for calibrating amplifier stages and for compensating for errors in amplifier stages of series-connected components | |
| US4348658A (en) | Analog-to-digital converter using half range technique | |
| JP2744021B2 (ja) | 差分形アナログ・ディジタル変換器及びアナログ・ディジタル変換方法 | |
| US10778242B2 (en) | Analog-to-digital converter device | |
| US4746903A (en) | Parallel algorithmic digital to analog converter | |
| US20100060500A1 (en) | Analog/Digital Converter Assembly and Corresponding Method | |
| US10187077B2 (en) | Precharge switch-capacitor circuit and method | |
| KR940025189A (ko) | 다중 경사식 아날로그-디지탈 변환기 | |
| US9300312B2 (en) | Analog-digital converter | |
| US20200395951A1 (en) | Successive approximation analog-to-digital converter and operation method thereof | |
| US4641130A (en) | Analog-to-digital converter with scaling of input signal | |
| US20080204049A1 (en) | Microprocessor-Based Capacitance Measurement | |
| CN108988859A (zh) | 基于冗余位的比较器失调电压校准方法 | |
| US20200295772A1 (en) | Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method | |
| US7049993B2 (en) | Analog-to-digital converter and microcomputer in which the same is installed | |
| US5977893A (en) | Method for testing charge redistribution type digital-to-analog and analog-to-digital converters | |
| JPS5884341A (ja) | 信号処理方法 | |
| CA2494264A1 (en) | Switched capacitor system, method, and use | |
| JPS6177430A (ja) | アナログ・デジタル変換器 | |
| JPS5884342A (ja) | 信号処理回路 | |
| SU1267616A1 (ru) | Многоканальный аналого-цифровой преобразователь | |
| JPS6051901A (ja) | 高感度コンパレ−タ | |
| SU1534435A1 (ru) | Стабилизатор переменного напр жени | |
| Casoli et al. | Improved pulse-height store for A/D conversion |