JPS5885239U - 障害情報の自動収集を行なうデ−タ処理装置 - Google Patents

障害情報の自動収集を行なうデ−タ処理装置

Info

Publication number
JPS5885239U
JPS5885239U JP18010181U JP18010181U JPS5885239U JP S5885239 U JPS5885239 U JP S5885239U JP 18010181 U JP18010181 U JP 18010181U JP 18010181 U JP18010181 U JP 18010181U JP S5885239 U JPS5885239 U JP S5885239U
Authority
JP
Japan
Prior art keywords
main processor
main
contents
main memory
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18010181U
Other languages
English (en)
Inventor
和男 瀧
良一 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18010181U priority Critical patent/JPS5885239U/ja
Publication of JPS5885239U publication Critical patent/JPS5885239U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案のデータ処理装置の全体構成図、第２図
は本考案の停止命令の命令形式を示す図、第３図は本考
案の主プロセツサが命令実行中か停止かを示す信号線３
０の接続図である。 １０・・・パスライン、２０・・・信号線セット、３０
・・・信号線、４０・・・信号線セット、１００・・・
主メモリ、１１０・・・主メモリの特定番地、２００・
・・主プロセツサ、２１０・・・制御ユニット、２１１
・・・クロック制御フリップフロップ、２２０・・・命
令実行ユニット、３００・・・サービスプロセッサ、３
１０・・・インターフェイス回路。

Claims (1)

  1. 【実用新案登録請求の範囲】 主メモリと、主メモリに格納された命令を実行する主プ
    ロセツサと、主プロセツサの命令実行を開始させる機能
    と主プロセツサの障害情報を収集する機能を有するサー
    ビスプロセッサとからなるデータ処理装置において、前
    記サービスプロセッサに対し、 （イ）前記主プロセツサの命令実行を開始させるに先立
    ち前記主メモリの特定番地あるいはデータ処理装置中の
    特定レジスタの内容を初期化する手段、 （ロ）前記主プロセツサが命令実行中から命令実行停止
    に移行したことを識別する手段、 （ハ）前記主プロセツサが命令実行停止に移行したこと
    を識別した後に、前記主メモリの前記特定番地の内容あ
    るいは前記特定レジスタの内容を読み出す手段、 に）前記（ハ）の手段により読み出した前記主メモリの
    前記特定番地の内容あるいは前記特定レジスタの内容が
    、前記主プロセツサの障害停止を示す値であるか否かを
    判断し、障害停止を示す値と判断した場合にのみ前記主
    プロセツサの障害情報を収集する手段 を配置し、さらに、前記主プロセツサに対しては、 前記主プロセツサが命令実行中から命令実行停止に移行
    する前に、前記主メモリの前記特定番地あるいは前記特
    定レジスタに、前記主プロセツサが正常停止するか障害
    停止するかを表わす情報を書きこむ手段 を配置したことを特徴とする、障害情報の自動収集を行
    なうデータ処理装置。
JP18010181U 1981-12-04 1981-12-04 障害情報の自動収集を行なうデ−タ処理装置 Pending JPS5885239U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18010181U JPS5885239U (ja) 1981-12-04 1981-12-04 障害情報の自動収集を行なうデ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18010181U JPS5885239U (ja) 1981-12-04 1981-12-04 障害情報の自動収集を行なうデ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS5885239U true JPS5885239U (ja) 1983-06-09

Family

ID=29976392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18010181U Pending JPS5885239U (ja) 1981-12-04 1981-12-04 障害情報の自動収集を行なうデ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS5885239U (ja)

Similar Documents

Publication Publication Date Title
JPS60150700U (ja) 電源アップ，ダウン時のｒａｍ保持機能を有するマイクロプロセッサ
JPS59108942U (ja) コンピユ−タシステムの自己診断装置
JPS6113356U (ja) 電子機器
JPS6071966U (ja) マイクロコンピユ−タ装置
JPS5851333U (ja) プログラム処理装置
JPS5918763U (ja) エレベ−タの異常記憶装置
JPS59138960U (ja) レジスタ読出し装置
JPS60184144U (ja) マイクロコンピユ−タ装置
JPS58171556U (ja) パネル制御装置
JPS5839647U (ja) 割込み発生回路
JPS5894036U (ja) マイクロコンピユ−タの異常警告装置
JPS6095654U (ja) デ−タ転送制御装置
JPS59122636U (ja) メモリ読み出し切換え装置
JPS59108906U (ja) 制御装置の仕様デ−タ表示装置
JPS5851U (ja) ポス連動回路を内蔵した洗車機
JPS59100346U (ja) マイクロプログラム動作記憶装置
JPS59119664U (ja) 複写用卓上入力装置
JPS6119856U (ja) 暴走検出システム初期化回路
JPS60140144U (ja) 情報処理装置
JPS59100337U (ja) Ｄｍａ制御回路
JPS58164041U (ja) デ−タ処理装置暴走検出装置
JPS59122626U (ja) 読取制御装置
JPS5872050U (ja) レシ−ト印字装置
JPS6358360U (ja)
JPS59174645U (ja) デバツグ装置