JPS60140144U - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は従来の情報処理装置のスタック制御の機能構成
図、第２図は本考案におけるスタック制御部の構成図、
第３図は本考案の一実施例を示すブロック図である。 １，１００・・・・・・スタックポインタ制御部、２・
・・・・・システムスタックポインタ、３・・・・・・
システムスタック領域、４・・・・・・データスタック
ポインタ、５・・・・・・データスタック領域、６・・
・・・・外部メモリ、７−・・・・・・スタックポイン
ト、訃・・・・・スタック領域、９・・・・・・不タッ
ク属性ポインタ、１０・・・・・・スタック属性メモリ
領域、１１・・・・・・割り込み制御部、１２・・・・
・・命令レジスタ、１３・・・・・・命令解析部、１４
・・・・・・アキ笠一ムレータ、１５・・・・・・テン
ポラリレジスタ、１６・・・・・・算術演算装置、１７
・・・・・・フラグレジスタ、１８・・・・・・汎用レ
ジスタ群、１９・・・・・・プログラムカウンタ、２０
・・・・・・スタックポインタ、２１・・・・・・イン
クリメンタ・デイクリメンタ・ラッチ部、２２・・・・
・・アドレスバスバッファ、２４・・曲テータパスバツ
ファ、２−６・・・・・・タイミン“グ制御部、２７・
・・・・・内部バス、２８・・・・・・スタック属性ポ
インタ、２９・・・・・・インクリメンタ●デイクリメ
ンタ●ラツチ部、３０・・・・・・補助レジスタ、３１
・・・・・・ピットオペレテイン−グユニット、３２・
・・・・・ブレイク信，号、３３・・・・・・割り込み
許可信号、３４・・・・・・外部割り込み信号、３５・
・・・・・リード・ライト制御信号、３６・・・・・・
外部入出力装置外部メモリ制御信号、３７・・・・・・
ステータス信号、３８・・・・・・レディ信号、３９・
・・・・・クロツク信号、４０・・・・・・リセット信
号、４１・・・・・・データパス、４２・・・・・・ア
ドレスバス。

Claims (1)

【実用新案登録請求の範囲】
1. サブルーチン制御に際しては第１の種類のデータを一時
   的に外部メモリに格納し前記サブルーチン制御終了後剪
   記格納されたデータを読み出すための格納アドレスを指
   定しレジスタ退避制御に際しては第２の種類のデータを
   一時的に前記外部メモリに格納し前記レジスタ退避制御
   終了後前記格納されたデータを読み出すための格納ア１
   レスを指定する第１のポインタレジスタと、？前記格納
   されたデータが第１のデータか第２のデータかを示す識
   別データを前記外部メモリに格納するための格納アドレ
   スを指定する第２のポインタレジスタとを含むことを特
   徴とする情報処理装置。