JPS5885631A - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPS5885631A JPS5885631A JP56184052A JP18405281A JPS5885631A JP S5885631 A JPS5885631 A JP S5885631A JP 56184052 A JP56184052 A JP 56184052A JP 18405281 A JP18405281 A JP 18405281A JP S5885631 A JPS5885631 A JP S5885631A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- load
- switching
- trq1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスイッチング回路に関し、特“にバイポーラト
ランジスタ素子を用いたスイッチング回路に関する。
ランジスタ素子を用いたスイッチング回路に関する。
所肇負荷をオンオフ駆動するためのスイッチング回路に
は、バイポーラトランジスタ素子をスイッチング素子と
して用いるものがあり、第１図はその基本的回路を示し
ている。リレー若しくはモータ等の誘導性負荷１をトラ
ンジスタＱ１によりオンオフ駆動する回路例であり、第
２図（α）に示す如く時刻ｔｌ乃至ｔ３の期間駆動パル
スがトランジスタＱ１のベースへ印加されたとする。そ
の間トランジスタＱ１はオンとなり飽和状態となる。時
刻ｔ３において駆動パルスが消失しても、周知の如くバ
イポーラ素子におけるベース蓄積キャリヤのためにトラ
ンジスタＱ１のオンからオフへの遷移が著く遅延する。
は、バイポーラトランジスタ素子をスイッチング素子と
して用いるものがあり、第１図はその基本的回路を示し
ている。リレー若しくはモータ等の誘導性負荷１をトラ
ンジスタＱ１によりオンオフ駆動する回路例であり、第
２図（α）に示す如く時刻ｔｌ乃至ｔ３の期間駆動パル
スがトランジスタＱ１のベースへ印加されたとする。そ
の間トランジスタＱ１はオンとなり飽和状態となる。時
刻ｔ３において駆動パルスが消失しても、周知の如くバ
イポーラ素子におけるベース蓄積キャリヤのためにトラ
ンジスタＱ１のオンからオフへの遷移が著く遅延する。
その結果、第２図（ｂ）に示すようにトランジスタＱ、
のＶＣＥ（コレクタ・エミッタ間電圧）及びＩＣ（コレ
クタ電流）は変化し、トランジスタＱ１におけるコレク
タ損失ＰＣは同図（Ｃ）のように変化する。
のＶＣＥ（コレクタ・エミッタ間電圧）及びＩＣ（コレ
クタ電流）は変化し、トランジスタＱ１におけるコレク
タ損失ＰＣは同図（Ｃ）のように変化する。
尚、ｔ１〜ｔ２の期間はトランジスタＱ、のディレィタ
イム、ライズタイムによる遅れを示し、ｔ３〜ｔ４の期
間及びｔ４〜ｔ、の期間はそれぞれベース蓄積効果によ
るストレージタイム及びフォールタイムによる遅れを示
している。
イム、ライズタイムによる遅れを示し、ｔ３〜ｔ４の期
間及びｔ４〜ｔ、の期間はそれぞれベース蓄積効果によ
るストレージタイム及びフォールタイムによる遅れを示
している。
この図（Ｃ）から判るようにトランジスタのストレージ
タイムに起因するコレクタ損失ＰＣが著しく増大し、オ
ンオフを頻繁に繰返す場合にはトランジスタによる損失
が無視できないばかりか、トランジスタの発熱を招来し
てその放熱をも考慮しなければならない。
タイムに起因するコレクタ損失ＰＣが著しく増大し、オ
ンオフを頻繁に繰返す場合にはトランジスタによる損失
が無視できないばかりか、トランジスタの発熱を招来し
てその放熱をも考慮しなければならない。
そこで、トランジスタＱ、のベース・エミ・フタ間に低
抵抗Ｉｔ、を設けてベース蓄積キャリヤを放電しやすく
する方法があるが、それだけトランジスタのベース駆動
力を犬とする必要があり好ましくない０ 第３図は、スイッチングされるべき負荷１として、チョ
ークインプット型の整流平滑回路を用いた場合の例であ
り、Ｌ、及びＣ１が平滑用コイル及びコンデンサを示し
％Ｄがフライホイールダイオードである。そして、この
直流平滑出力Ｖ。が音響機器における電力増幅器（九と
して示され、ている）の電源等として用いられるもので
ある。そのために、当該電力増幅器の増幅出力レベルに
応・じたノくルス幅を有するＰＷＭ信号２によりスイッ
チ／グトランジスタＱ、ｔ−オンオフせしめ直流電圧＋
■ｃをデョッパーするいわゆるチョヴパー型の品Ｎ電源
の場合である。こうすることにより、電力増幅器の出力
信号レベルに応じた電圧レベルを有する直流電圧光が発
生され、これが電力増幅器の電圧源として用いられるこ
とにより、電力増幅用トランジスタのＰＣヲ減少せしめ
て高効率のパワーアンプが実現されるものである。
抵抗Ｉｔ、を設けてベース蓄積キャリヤを放電しやすく
する方法があるが、それだけトランジスタのベース駆動
力を犬とする必要があり好ましくない０ 第３図は、スイッチングされるべき負荷１として、チョ
ークインプット型の整流平滑回路を用いた場合の例であ
り、Ｌ、及びＣ１が平滑用コイル及びコンデンサを示し
％Ｄがフライホイールダイオードである。そして、この
直流平滑出力Ｖ。が音響機器における電力増幅器（九と
して示され、ている）の電源等として用いられるもので
ある。そのために、当該電力増幅器の増幅出力レベルに
応・じたノくルス幅を有するＰＷＭ信号２によりスイッ
チ／グトランジスタＱ、ｔ−オンオフせしめ直流電圧＋
■ｃをデョッパーするいわゆるチョヴパー型の品Ｎ電源
の場合である。こうすることにより、電力増幅器の出力
信号レベルに応じた電圧レベルを有する直流電圧光が発
生され、これが電力増幅器の電圧源として用いられるこ
とにより、電力増幅用トランジスタのＰＣヲ減少せしめ
て高効率のパワーアンプが実現されるものである。
しかしながら、この回路においても第１，２図で述べた
と同様にスイッチング素子Ｑ１によるＰＣが無視できず
、そのために抵抗に、を小としてもＰＷＭ駆動源２の駆
動能力を増大する必要が生じるものである。
と同様にスイッチング素子Ｑ１によるＰＣが無視できず
、そのために抵抗に、を小としてもＰＷＭ駆動源２の駆
動能力を増大する必要が生じるものである。
本発明の目的は極めて簡単な構成でかつ効果的にスイッ
チングトランジスタのオフ遷移動作を向上せしめた低損
失のスイ・ソチング回路を提供することである。
チングトランジスタのオフ遷移動作を向上せしめた低損
失のスイ・ソチング回路を提供することである。
本発明によるスイッチング回路は、負荷端子電圧の微分
状波形を儒分手段により得て、この微分状波形により別
に設けたトランジスタを駆動してスイッチングトランジ
スタのベース・エミッタ間を短絡するようにしたもので
ある。
状波形を儒分手段により得て、この微分状波形により別
に設けたトランジスタを駆動してスイッチングトランジ
スタのベース・エミッタ間を短絡するようにしたもので
ある。
以下に図面によって本発明を説明する。
第４図は本発明の実施例の回路図であり、第１図と同等
部分は同一符号により示されている。負荷ｌの端子電圧
（Ａ）の変化を検出すべく、負荷ｌの端子（トランジス
タＱ、のコレクタ出力端子）と基準電源との間にコンデ
ンサＣ２及び抵抗Ｒ８よりなる微分回路が設けら７れて
いる。コンデンサＣ２と抵抗Ｒ３との接続点における微
分波形（Ｃ１が抵抗Ｒ４及びコンテンサＣｓ’ｆｒ介し
てトランジスタＱ２のベース入力（ｃＬ）となっている
。この上ランジスタＱ２はスイッチングトランジスタＱ
、のベース・エミッタ間を短絡するように設けられてい
る。尚、抵抗Ｒ３は短絡用トランジスタＱ２のベース蓄
積電荷を放電するためのものであって低抵抗とされる。
部分は同一符号により示されている。負荷ｌの端子電圧
（Ａ）の変化を検出すべく、負荷ｌの端子（トランジス
タＱ、のコレクタ出力端子）と基準電源との間にコンデ
ンサＣ２及び抵抗Ｒ８よりなる微分回路が設けら７れて
いる。コンデンサＣ２と抵抗Ｒ３との接続点における微
分波形（Ｃ１が抵抗Ｒ４及びコンテンサＣｓ’ｆｒ介し
てトランジスタＱ２のベース入力（ｃＬ）となっている
。この上ランジスタＱ２はスイッチングトランジスタＱ
、のベース・エミッタ間を短絡するように設けられてい
る。尚、抵抗Ｒ３は短絡用トランジスタＱ２のベース蓄
積電荷を放電するためのものであって低抵抗とされる。
第５図は第４図の回路の動作波形図・であり、（α）〜
（ｄ）は第４図の回路の各部信号（ａｌ〜（ｄ）の波形
を夫々示している。トランジスタＱ、のベースに”期間
１゜〜ｔ３の開駆動パルス（α）が印加された場合、ス
イッチングトランジスタＱ１はオンとなるがオフからオ
ン遷移時には従来の回路と同様な動作をなす。この時、
微分回路の微分波形（Ｃ）は負レベルであるから短絡用
トランジスタＱ２はオフのま＼である。
（ｄ）は第４図の回路の各部信号（ａｌ〜（ｄ）の波形
を夫々示している。トランジスタＱ、のベースに”期間
１゜〜ｔ３の開駆動パルス（α）が印加された場合、ス
イッチングトランジスタＱ１はオンとなるがオフからオ
ン遷移時には従来の回路と同様な動作をなす。この時、
微分回路の微分波形（Ｃ）は負レベルであるから短絡用
トランジスタＱ２はオフのま＼である。
時刻ｔ、にて駆動パルス（α）が消失すると、負荷端子
電圧（ｂ）は低レベルから高レベルへ上昇し始める。
電圧（ｂ）は低レベルから高レベルへ上昇し始める。
従って、微分出力（Ｃ）は高レベルへ変化する。これが
トランジスタＱ２のベース駆動人力となっているから、
トランジスタＱ２は時刻ｔ４にてオンとなりそのベース
波形は（ｄ）のように■ＢＥ２（トランジスタＱ２のベ
ース・エミッタ間電圧）に゛クラ／プされる。
トランジスタＱ２のベース駆動人力となっているから、
トランジスタＱ２は時刻ｔ４にてオンとなりそのベース
波形は（ｄ）のように■ＢＥ２（トランジスタＱ２のベ
ース・エミッタ間電圧）に゛クラ／プされる。
同時にトランジスタＱ、のペース蓄積電荷がこのオン状
態のトランジスタＱ２を介して瞬時に放電されるからい
わゆるストレージタイムは従来に比し太幅に改善される
。第５図（ｅ）にスイッチングトランジスタＱ、の■。
態のトランジスタＱ２を介して瞬時に放電されるからい
わゆるストレージタイムは従来に比し太幅に改善される
。第５図（ｅ）にスイッチングトランジスタＱ、の■。
。及びＩＣの変化の状態を示し、（イ）にＰＣを示して
いる。すなわち、第１図の従来例に比し、スイッチング
特性が良好となると共にトランジスタによるコレクタ損
失も小となジ発熱の問題も解決される。
いる。すなわち、第１図の従来例に比し、スイッチング
特性が良好となると共にトランジスタによるコレクタ損
失も小となジ発熱の問題も解決される。
第６図は本発明の他の実施例の回路図であり、第３図及
び第４図と同等部分は同一符号により示されている。す
なわち、本例においてはチョッパー型のＷ■電源回路に
本発明を適用した場合が示されている。この例でも、短
絡用トランジスタＱ２が、トランジスタＱ１のオフ時に
導通するから、トランジスタＱ１のオフ動作が早急にな
されて、スイッチング素子Ｑ、のＰｃを著しく小とする
ことができる。従って、高効率電力増幅器の電源回路に
用いて好適となるが、これに限定されるものではない。
び第４図と同等部分は同一符号により示されている。す
なわち、本例においてはチョッパー型のＷ■電源回路に
本発明を適用した場合が示されている。この例でも、短
絡用トランジスタＱ２が、トランジスタＱ１のオフ時に
導通するから、トランジスタＱ１のオフ動作が早急にな
されて、スイッチング素子Ｑ、のＰｃを著しく小とする
ことができる。従って、高効率電力増幅器の電源回路に
用いて好適となるが、これに限定されるものではない。
第１図は従来のスイッチング回路の１例を示す回路図、
第２図は第１図の回路の特性を示す図、第３図は従来の
スイッチング回路の他の例を示す回路図、第４図は本発
明の一実施例の回路図、第５図は第４図の回路の各部動
作波形図、第６図は本発明の他の実施例の回路図である
。・。 主要部分の符号の説明 １・・・負荷 Ｑｌ・・・スイッチングトランジスタ Ｑ２・・・短絡用トランジスタ Ｃ２・・・微分用コンデンサ Ｒ３・・・微分用抵抗出
願人 パイオニア株式会社 代理人 弁理士 藤村元 彦 尾、閾 尾２図 毛４図 第、５図 【
第２図は第１図の回路の特性を示す図、第３図は従来の
スイッチング回路の他の例を示す回路図、第４図は本発
明の一実施例の回路図、第５図は第４図の回路の各部動
作波形図、第６図は本発明の他の実施例の回路図である
。・。 主要部分の符号の説明 １・・・負荷 Ｑｌ・・・スイッチングトランジスタ Ｑ２・・・短絡用トランジスタ Ｃ２・・・微分用コンデンサ Ｒ３・・・微分用抵抗出
願人 パイオニア株式会社 代理人 弁理士 藤村元 彦 尾、閾 尾２図 毛４図 第、５図 【
Claims (2)
- （１）所定負荷をオンオフ駆動するスイッチング回路で
あって、前記負荷をスイッチングするためのスイッチン
グトランジスタと、前記負荷の端子電圧の微分波形を導
出する手段と、この微分波形によりオンオフ駆動され前
記スイッチングトランジスタのベース−エミッタ間を短
絡する如く設けられた短絡用トランジスタとを含むこと
を特徴とするスイッチング回路。 - （２）前記所定負荷は誘導性であることを特徴とする特
許請求の範囲第１項記載のスイッチング回路０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184052A JPS5885631A (ja) | 1981-11-17 | 1981-11-17 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184052A JPS5885631A (ja) | 1981-11-17 | 1981-11-17 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5885631A true JPS5885631A (ja) | 1983-05-23 |
| JPH043130B2 JPH043130B2 (ja) | 1992-01-22 |
Family
ID=16146527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184052A Granted JPS5885631A (ja) | 1981-11-17 | 1981-11-17 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885631A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059629U (ja) * | 1983-09-29 | 1985-04-25 | 東芝ライテック株式会社 | スイッチング用トランジスタ回路 |
| JPH01296813A (ja) * | 1988-05-25 | 1989-11-30 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5634230A (en) * | 1979-08-29 | 1981-04-06 | Fujitsu Ltd | Logical operation circuit |
-
1981
- 1981-11-17 JP JP56184052A patent/JPS5885631A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5634230A (en) * | 1979-08-29 | 1981-04-06 | Fujitsu Ltd | Logical operation circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059629U (ja) * | 1983-09-29 | 1985-04-25 | 東芝ライテック株式会社 | スイッチング用トランジスタ回路 |
| JPH01296813A (ja) * | 1988-05-25 | 1989-11-30 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH043130B2 (ja) | 1992-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368972B2 (en) | Power transistor control device | |
| US4359649A (en) | Monolithically integrable squarewave pulse generator | |
| US6198637B1 (en) | Switching power supply circuit | |
| JPS5885631A (ja) | スイツチング回路 | |
| JP2638625B2 (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| US4393316A (en) | Transistor drive circuit | |
| US4572969A (en) | Low power loss snubber for switching power transistors | |
| JP3397456B2 (ja) | 直流−直流変換装置 | |
| JPH11220877A (ja) | スイッチング電源装置 | |
| JPS6259551B2 (ja) | ||
| JP2564054Y2 (ja) | スイッチング電源 | |
| JPS626576Y2 (ja) | ||
| JP3273744B2 (ja) | スイッチング素子駆動回路 | |
| JP2687289B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2522386B2 (ja) | トランジスタのベ―ス駆動回路 | |
| JPS5820549B2 (ja) | スイツチング レギユレ−タ | |
| US3953747A (en) | AC wave switching circuit using at least one switching transistor | |
| JP3008029U (ja) | ターンオフタイム改善回路 | |
| SU1709483A1 (ru) | Транзисторный инвертор | |
| JP2911767B2 (ja) | スイッチング素子の駆動回路 | |
| JPS631592Y2 (ja) | ||
| JPS5822581A (ja) | 自励式コンバ−タ回路 | |
| JPS58151878A (ja) | 直流変換回路 | |
| JPH05191969A (ja) | 電圧形交直変換装置用パワーｍｏｓｆｅｔの駆動回路 | |
| JP2002034236A (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 |