JPS5885996A - シフトレジスタ - Google Patents
シフトレジスタInfo
- Publication number
- JPS5885996A JPS5885996A JP56184661A JP18466181A JPS5885996A JP S5885996 A JPS5885996 A JP S5885996A JP 56184661 A JP56184661 A JP 56184661A JP 18466181 A JP18466181 A JP 18466181A JP S5885996 A JPS5885996 A JP S5885996A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- input
- shift
- input terminal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、任意の長さに連鎖接続が可能な直列入力並列
出力シフトレジスタに関するものであり、特に、大鳳液
晶表示パネル（以後ＬＣＤパネルと呼ぶ）用のドライバ
ＩＣの信号入力回路への応用を目的としたものである。
出力シフトレジスタに関するものであり、特に、大鳳液
晶表示パネル（以後ＬＣＤパネルと呼ぶ）用のドライバ
ＩＣの信号入力回路への応用を目的としたものである。
ドツトマトリクス方式のＬＣＤパネルは年々大盤化が進
み、Ｏ１’を丁と同程度の大きさになりつつある。ドツ
トマトリクス方式のＬＣＤパネルでは；モン趨子・セグ
メント端子の数が多く、これを駆動するドライバエＣの
数や、その端子数も多くなる。このドライバエＣに信号
を供給するには、必要端子数を少なくシ、ドライバエ０
間の接続を簡潔にする必要がある。
み、Ｏ１’を丁と同程度の大きさになりつつある。ドツ
トマトリクス方式のＬＣＤパネルでは；モン趨子・セグ
メント端子の数が多く、これを駆動するドライバエＣの
数や、その端子数も多くなる。このドライバエＣに信号
を供給するには、必要端子数を少なくシ、ドライバエ０
間の接続を簡潔にする必要がある。
この条件を満たす方法として、従来から直列入力連列出
力のシフトレジスタが用いられて来た。
力のシフトレジスタが用いられて来た。
第１図に、この方法により構成したＬＣＤパネルとドラ
イバの接続図を示す、１はＬＣＤパネルで、２はコモン
ドライバエ０１３はセグメントドライバＩＯ（以後ドラ
イバエＣと呼ぶ）である。
イバの接続図を示す、１はＬＣＤパネルで、２はコモン
ドライバエ０１３はセグメントドライバＩＯ（以後ドラ
イバエＣと呼ぶ）である。
セグメントの駆動には、ドライバエＣ３を４個用いてい
る。ドライバＩＣはシフトレジスタ部・ラッチ部・ドラ
イバ部から成り、データは直列入力端子４からシフトレ
ジスタに入力し、クロック入力端子５からのクロックパ
ルスでシフトする。６Ｖまラッチパルスの入力電子で、
シフトレジスタ部のデータをラッチに取り込むタイミン
グを与えるパルスの入力端子である。シフトレジスタの
最終段の出力は、次段のドライバＩＣのシフトレジスタ
の直列入力端子に接続し、４個のドライバエＣのシフト
レジスタは１個の直列入力並列出力のシフトレジスタを
構成している。パネルが大きい場合には、このドライバ
エＣを更につないで駆動できるセグメント端子数を多く
する。しかしこの方法では、データを入力する間、総て
のシフトレジスタが動作しなければならないので、消費
電流が大きくなる６％に、Ｉ、ＣＤパネルが大きくなる
と、クロックパルスの周波数はＩＭｌｉＺ以上となり消
費電流の増加が著しく、低消費電力を特徴とするＩ、Ｃ
Ｄパネルの駆動方法として、大きな欠点となる。
る。ドライバＩＣはシフトレジスタ部・ラッチ部・ドラ
イバ部から成り、データは直列入力端子４からシフトレ
ジスタに入力し、クロック入力端子５からのクロックパ
ルスでシフトする。６Ｖまラッチパルスの入力電子で、
シフトレジスタ部のデータをラッチに取り込むタイミン
グを与えるパルスの入力端子である。シフトレジスタの
最終段の出力は、次段のドライバＩＣのシフトレジスタ
の直列入力端子に接続し、４個のドライバエＣのシフト
レジスタは１個の直列入力並列出力のシフトレジスタを
構成している。パネルが大きい場合には、このドライバ
エＣを更につないで駆動できるセグメント端子数を多く
する。しかしこの方法では、データを入力する間、総て
のシフトレジスタが動作しなければならないので、消費
電流が大きくなる６％に、Ｉ、ＣＤパネルが大きくなる
と、クロックパルスの周波数はＩＭｌｉＺ以上となり消
費電流の増加が著しく、低消費電力を特徴とするＩ、Ｃ
Ｄパネルの駆動方法として、大きな欠点となる。
本発明は、直列入力並列出力シフトレジスタの特徴を生
かしながら、上記の欠点を解消することを目的としてい
る。
かしながら、上記の欠点を解消することを目的としてい
る。
第２図に、本発明のシフトレジスタの一実施例の回路図
を示し、本発明について説明する。
を示し、本発明について説明する。
図中、７と９１ｄ、Ｄタイプのフリップ・フロップで、
シフトレジスタの本体を成す、フリップ嗜フ日ツブ７は
プリセット入力１７を持ち、フリップ・フロップ９ｔｉ
リセット入力１８′ｌｔ持ち、リセット抱子１４からの
リセット入力によりシフトレジスタ本体１（１０００・
・・・・・０）にセットできる。
シフトレジスタの本体を成す、フリップ嗜フ日ツブ７は
プリセット入力１７を持ち、フリップ・フロップ９ｔｉ
リセット入力１８′ｌｔ持ち、リセット抱子１４からの
リセット入力によりシフトレジスタ本体１（１０００・
・・・・・０）にセットできる。
８けシフトレジスタの直列入力端子である。シフトレジ
スタ本体の右端の７リツプ・フロップの出力は、入力に
ＯＲ回路を持つフリップＯフ四ツブ１５（以後ＦＩＦ１
５と呼ぶ）に接続される゛。このＦ１１５の出力は入力
のＯＲ回路に帰還されてｒるので、シフトレジスタ本体
から１が出力されるとセットされ、そのままセット状態
を保つ。またＦＩＰ１５はリセット入力１８によって、
フリップ・フロップ本体のセットと同時にリセットされ
る。
スタ本体の右端の７リツプ・フロップの出力は、入力に
ＯＲ回路を持つフリップＯフ四ツブ１５（以後ＦＩＦ１
５と呼ぶ）に接続される゛。このＦ１１５の出力は入力
のＯＲ回路に帰還されてｒるので、シフトレジスタ本体
から１が出力されるとセットされ、そのままセット状態
を保つ。またＦＩＰ１５はリセット入力１８によって、
フリップ・フロップ本体のセットと同時にリセットされ
る。
１１はクロック入力端子（反転入力）、１０Ｆｉイネー
ブル入力端子（反転入力）である。この２つの１子から
の入力は、’Ｆ Ｆ １５の出力と共にゲート回路１４
を通り、バッファを通ってシフトレジスタ本体に加えら
れ、シフトクロックとなり、ま７’ｊ、ＦＦ１５のクロ
ックパルスとして加えられて同期を取る。
ブル入力端子（反転入力）である。この２つの１子から
の入力は、’Ｆ Ｆ １５の出力と共にゲート回路１４
を通り、バッファを通ってシフトレジスタ本体に加えら
れ、シフトクロックとなり、ま７’ｊ、ＦＦ１５のクロ
ックパルスとして加えられて同期を取る。
ゲート１４は、イネーブル入力が０（ア゛クチイブ）、
ＦＩＦ１５がリセット状態の時のみシフトクロックを発
生する。このシフトレジスタにデータを書き込む時には
、まずリセット・パルスをリセット入力端子１３に加え
てシフトレジスタ本体を（１０Ｇ・・・・・・）にセッ
トし、ＩＰＩＦ１’）をリセットする。次にイネーブル
入力端子１０を０（アクティブ）にしてりＶツクとデー
タ入力を加える。データの入力につれて、初め圧電にセ
ットされてい危１は右に移動し、シフトレジスタ本体の
ビット数だけのデータが入力された時、右に移動して米
次１によってＦＦ１５がセットされる。ＦＦ１５がセッ
トされると、シフトクロックの入力は禁止され、シフト
レジスタの動作は停止する。初めシフトレジスタ本体を
（１０００・・・・・・０）にセットしｙｙ１５を右端
に付加することにより、クロックパルスがシフトレジス
タのビット数だけ入力されたことを検出する計数中Ｒを
構成する。ＦＦ１５の出力は、インバータを通してイネ
ーブル出力端子１２に接続されている。このシフトレジ
スタを連鎖接続する場合は、このイネーブル出力端子を
次段のシフトレジスタのイネーブル入力端子に接続する
（イネーブルチェインと呼ぶ）、ｐｙｊｓがセットされ
ると、イネーブル出力Ｆｉｏ（アクティブ）となり、次
段のシフトレジスタを動作させる。このようにして動作
可能なシフトレジスタは連鎖接続されたシフトレジスタ
上を移動する。この間、動作しているシフトレジスタＦ
１１個のみで他は停止している為、全体の消費電流は小
さくなる。特に、ＬＣＤパネルのドライバＩＣの場合、
Ｃ−ＭＯＢ・ＩＣで回路を構成するのが一般的であり、
Ｃ−ＭＯ８回路の消費電流はほとんどが浮遊容量の充放
電電流であることを考慮すると、シフトレジスタの動作
を停止させることにより、消費電流を無視できるほどに
小さくでき、ドライバＩＣに応用した時に、効果は極め
て大きいことがわかる。
ＦＩＦ１５がリセット状態の時のみシフトクロックを発
生する。このシフトレジスタにデータを書き込む時には
、まずリセット・パルスをリセット入力端子１３に加え
てシフトレジスタ本体を（１０Ｇ・・・・・・）にセッ
トし、ＩＰＩＦ１’）をリセットする。次にイネーブル
入力端子１０を０（アクティブ）にしてりＶツクとデー
タ入力を加える。データの入力につれて、初め圧電にセ
ットされてい危１は右に移動し、シフトレジスタ本体の
ビット数だけのデータが入力された時、右に移動して米
次１によってＦＦ１５がセットされる。ＦＦ１５がセッ
トされると、シフトクロックの入力は禁止され、シフト
レジスタの動作は停止する。初めシフトレジスタ本体を
（１０００・・・・・・０）にセットしｙｙ１５を右端
に付加することにより、クロックパルスがシフトレジス
タのビット数だけ入力されたことを検出する計数中Ｒを
構成する。ＦＦ１５の出力は、インバータを通してイネ
ーブル出力端子１２に接続されている。このシフトレジ
スタを連鎖接続する場合は、このイネーブル出力端子を
次段のシフトレジスタのイネーブル入力端子に接続する
（イネーブルチェインと呼ぶ）、ｐｙｊｓがセットされ
ると、イネーブル出力Ｆｉｏ（アクティブ）となり、次
段のシフトレジスタを動作させる。このようにして動作
可能なシフトレジスタは連鎖接続されたシフトレジスタ
上を移動する。この間、動作しているシフトレジスタＦ
１１個のみで他は停止している為、全体の消費電流は小
さくなる。特に、ＬＣＤパネルのドライバＩＣの場合、
Ｃ−ＭＯＢ・ＩＣで回路を構成するのが一般的であり、
Ｃ−ＭＯ８回路の消費電流はほとんどが浮遊容量の充放
電電流であることを考慮すると、シフトレジスタの動作
を停止させることにより、消費電流を無視できるほどに
小さくでき、ドライバＩＣに応用した時に、効果は極め
て大きいことがわかる。
第３図は、本発明のシフトレジスタをシフトレジスタ部
に用いたドライバＩＣを用いてＬＣＤパネルを駆動する
場合の接続図である。２１がドライバエ０．１０がイネ
ーブル入力端子、１２がイネーブル出力端子で、各ＩＣ
が連鎖状に接続されている。４，５．６は、第１図と同
様直列入力亀子、クレツク入力端子、ラッチパルス入力
端子である。２２はシフトレジスタのリセット入力電子
である。
に用いたドライバＩＣを用いてＬＣＤパネルを駆動する
場合の接続図である。２１がドライバエ０．１０がイネ
ーブル入力端子、１２がイネーブル出力端子で、各ＩＣ
が連鎖状に接続されている。４，５．６は、第１図と同
様直列入力亀子、クレツク入力端子、ラッチパルス入力
端子である。２２はシフトレジスタのリセット入力電子
である。
以上の説明では、ドライバＩＣのシフトレジスタ部には
、第２図に示されたシフトレジスタが１本人っているも
のとしたが、１個のＩＣで必要とする長さのシフトレジ
スタを、更にいくつかに分割シ、各々のシフトレジスタ
を本発明のシフトレジスタにすることにより、消費電流
を更に小さくすることが可能である。
、第２図に示されたシフトレジスタが１本人っているも
のとしたが、１個のＩＣで必要とする長さのシフトレジ
スタを、更にいくつかに分割シ、各々のシフトレジスタ
を本発明のシフトレジスタにすることにより、消費電流
を更に小さくすることが可能である。
第１図は、従来のシフトレジスタを使ったセグメント・
ドライバＩＣを用いてＬＣＤパネルを駆動する場合の接
続図である。 １・・・・・・Ｉ、ＣＤパネル ２・・・・・・コモンドライバＩＣ ３・・・・・・ドライバエＣ ４・・・・・・直列入力端子 ５・・・・・・クロック入力端子 ６・・・・・・ラッチパルス入力端子 第２図は、本発明によるシフトレジスタの一実施例の回
路図である。 ７・・・・・・プリセット付Ｄタイプ・フリップ・フロ
ップ ８・・・・・・直列入力端子 ９・・・・・・リセット付Ｄタイプ・フリップ・フロッ
プ １０・・・・・・イネーブル人力抱子 １１・・・・・・クロック入力端子 １２・・・・・・イネーブル出力端子 １３・・・・・・リセット入力電子 １４・・・・・・ゲート回路 １５・・・・・・ＯＲ入力Ｄタイプ・フリップ愉フロッ
プ １６・・・・・・プリセット端子 １７・・・・・・リセット端子 １８・・・・・・リセット端子 第３図は、本発明の７リツプフロツプをシフトレジスタ
１５に使ったドライバＩＣを用いてＩ、ＣＤパネルを駆
動する接続図である。 ２１・・・・・・ドライバエ０ ２２・・・・・・リセット入力端子 以上 出願人 信州精器株式会社 株式会社 諏訪精工舎 代理人 弁理士 最上 務
ドライバＩＣを用いてＬＣＤパネルを駆動する場合の接
続図である。 １・・・・・・Ｉ、ＣＤパネル ２・・・・・・コモンドライバＩＣ ３・・・・・・ドライバエＣ ４・・・・・・直列入力端子 ５・・・・・・クロック入力端子 ６・・・・・・ラッチパルス入力端子 第２図は、本発明によるシフトレジスタの一実施例の回
路図である。 ７・・・・・・プリセット付Ｄタイプ・フリップ・フロ
ップ ８・・・・・・直列入力端子 ９・・・・・・リセット付Ｄタイプ・フリップ・フロッ
プ １０・・・・・・イネーブル人力抱子 １１・・・・・・クロック入力端子 １２・・・・・・イネーブル出力端子 １３・・・・・・リセット入力電子 １４・・・・・・ゲート回路 １５・・・・・・ＯＲ入力Ｄタイプ・フリップ愉フロッ
プ １６・・・・・・プリセット端子 １７・・・・・・リセット端子 １８・・・・・・リセット端子 第３図は、本発明の７リツプフロツプをシフトレジスタ
１５に使ったドライバＩＣを用いてＩ、ＣＤパネルを駆
動する接続図である。 ２１・・・・・・ドライバエ０ ２２・・・・・・リセット入力端子 以上 出願人 信州精器株式会社 株式会社 諏訪精工舎 代理人 弁理士 最上 務
Claims (2)
- （１） 直列入力並列出力のシフトレジスタに於いて
、イネーブル入力端子（以下Ｅｘと呼ぶ）と、イネーブ
ル入力端子（以下ＥＯと呼ぶ）と、シフトクロックの入
力を制限するゲート回路と、リセット入力信号により−
】セット可能な計数手段とから成り、該計数手段により
クロックパルスがシフトレジスタのビット要分だけ入力
されると前記ＥＯを非アクティブとし、前記ゲート回路
によりＩＩがアクティブでＩＣＯが非アクティブの時以
外は、シフトレジスタへのシフトクロックの入力を止め
、複数のシフトレジスタを接続して長いシフトレジスタ
を構成する時ＶｃＦｉ、前段のシフトレジスタのＥＯｌ
−次段のシフトレジスタのＥｘに接続することにより、
連鎖接続を行なうことを特徴とするシフトレジスタ。 - （２） リセット入力信号によね入力端子の１ビツト
目を１、他の総てのビットを０にセット可能なシフトレ
ジスタと、該シフトレジスタの最終段の出力によりセッ
トされ前記リセット入力信号によりリセットされるフリ
ップ・フロップから成り、皺フリップフロップのセット
されたことにより、クロックパルスがシフトレジスタの
ビット要分だけ入力されたことを検出する計数手段を特
徴とする特許請求の範囲第１項記載のシフトレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184661A JPS5885996A (ja) | 1981-11-18 | 1981-11-18 | シフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184661A JPS5885996A (ja) | 1981-11-18 | 1981-11-18 | シフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5885996A true JPS5885996A (ja) | 1983-05-23 |
| JPS6142354B2 JPS6142354B2 (ja) | 1986-09-20 |
Family
ID=16157132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184661A Granted JPS5885996A (ja) | 1981-11-18 | 1981-11-18 | シフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885996A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142398A (ja) * | 1983-12-28 | 1985-07-27 | セイコーエプソン株式会社 | ドライバｉｃ |
| JPS61137195A (ja) * | 1984-12-07 | 1986-06-24 | 株式会社リコー | 液晶セグメント駆動回路 |
| JPH03248122A (ja) * | 1990-12-18 | 1991-11-06 | Seiko Epson Corp | 駆動装置 |
-
1981
- 1981-11-18 JP JP56184661A patent/JPS5885996A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142398A (ja) * | 1983-12-28 | 1985-07-27 | セイコーエプソン株式会社 | ドライバｉｃ |
| JPS61137195A (ja) * | 1984-12-07 | 1986-06-24 | 株式会社リコー | 液晶セグメント駆動回路 |
| JPH03248122A (ja) * | 1990-12-18 | 1991-11-06 | Seiko Epson Corp | 駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6142354B2 (ja) | 1986-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361925B2 (ja) | 集積回路 | |
| CN104503652B (zh) | 触控驱动单元及其驱动方法、触控驱动电路 | |
| JP3144374B2 (ja) | 信号変化加速バス駆動回路 | |
| EP0701240B1 (en) | Cascaded drive units, for example for a liquid crystal display device | |
| US6166564A (en) | Control circuit for clock enable staging | |
| JPH08137430A (ja) | 半導体集積回路 | |
| JP2724053B2 (ja) | Ｌｃｄ駆動回路 | |
| JPH07248741A (ja) | データシフト回路 | |
| JPS5885996A (ja) | シフトレジスタ | |
| KR950011803B1 (ko) | 테스트 모우드 기능 수행, 입력 회로 | |
| JP2637977B2 (ja) | ドライバ回路及びその駆動方法 | |
| JP3029300B2 (ja) | 駆動回路 | |
| JP3256551B2 (ja) | 駆動回路 | |
| JP3101091B2 (ja) | イネーブル回路 | |
| JPS6218093B2 (ja) | ||
| JP3266111B2 (ja) | クロック入力バッファ回路 | |
| JPS62185361A (ja) | 集積回路装置 | |
| JP2741194B2 (ja) | 液晶駆動回路 | |
| JP2897540B2 (ja) | 半導体集積回路 | |
| JP3156870B2 (ja) | 半導体集積回路装置及びその電気的特性試験方法 | |
| JP2662458B2 (ja) | Ｌｃｄのセグメント駆動回路 | |
| JPS63279614A (ja) | 論理集積回路 | |
| JP2752513B2 (ja) | シーケンサ回路 | |
| JPH0634156B2 (ja) | 液晶セグメント駆動回路 | |
| JPH01236498A (ja) | シフトレジスタ回路 |