JPS6142354B2 - - Google Patents
Info
- Publication number
- JPS6142354B2 JPS6142354B2 JP56184661A JP18466181A JPS6142354B2 JP S6142354 B2 JPS6142354 B2 JP S6142354B2 JP 56184661 A JP56184661 A JP 56184661A JP 18466181 A JP18466181 A JP 18466181A JP S6142354 B2 JPS6142354 B2 JP S6142354B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- input
- shift
- driver
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Shift Register Type Memory (AREA)
Description
【発明の詳細な説明】
本発明は、任意の長さに連鎖接続が可能な直列
入力並列出力シフトレジスタに関するものであ
り、特に、大型液晶表示パネル（以後LCDパネ
ルと呼ぶ）用のドライバICの信号入力回路への
応用を目的としたものである。
入力並列出力シフトレジスタに関するものであ
り、特に、大型液晶表示パネル（以後LCDパネ
ルと呼ぶ）用のドライバICの信号入力回路への
応用を目的としたものである。
ドツトマトリクス方式のLCDパネルは年々大
型化が進み、CRTと同程度の大きさになりつつ
ある。ドツトマトリクス方式のLCDパネルでは
コモン端子・セグメント端子の数が多く、これを
駆動するドライバICの数や、その端子数も多く
なる。このドライバICに信号を供給するには、
必要端子数を少なくし、ドライバIC間の接続を
簡潔にする必要がある。
型化が進み、CRTと同程度の大きさになりつつ
ある。ドツトマトリクス方式のLCDパネルでは
コモン端子・セグメント端子の数が多く、これを
駆動するドライバICの数や、その端子数も多く
なる。このドライバICに信号を供給するには、
必要端子数を少なくし、ドライバIC間の接続を
簡潔にする必要がある。
この条件を満たす方法として、従来から直列入
力並列出力のシフトレジスタが用いられて来た。
力並列出力のシフトレジスタが用いられて来た。
第１図に、この方法により構成したLCDパネ
ルとドライバの接続図を示す。１はLCDパネル
で、２はコモンドライバIC、３はセグメントド
ライバIC（以後ドライバICと呼ぶ）である。セ
グメントの駆動には、ドライバIC３を４個用い
ている。ドライバICはシフトレジスタ部・ラツ
チ部・ドライバ部から成り、データは直列入力端
子４からシフトレジスタに入力し、クロツク入力
端子５からのクロツクパルスでシフトする。６は
ラツチパルスの入力端子で、シフトレジスタ部の
データをラツチに取り込むタイミングを与えるパ
ルスの入力端子である。シフトレジスタの最終段
の出力は、次段のドライバICのシフトレジスタ
の直列入力端子に接続し、４個のドライバICの
シフトレジスタは１個の直列入力並列出力のシフ
トレジスタを構成している。パネルが大きい場合
には、このドライバICを更につないで駆動でき
るセグメント端子数を多くする。しかしこの方法
では、データを入力する間、総てのシフトレジス
タが動作しなければならないので、消費電流が大
きくなる。特に、LCDパネルが大きくなると、
クロツクパルスの周波数は1MHz以上となり消費
電流の増加が著しく、低消費電力を特徴とする
LCDパネルの駆動方法として、大きな欠点とな
る。
ルとドライバの接続図を示す。１はLCDパネル
で、２はコモンドライバIC、３はセグメントド
ライバIC（以後ドライバICと呼ぶ）である。セ
グメントの駆動には、ドライバIC３を４個用い
ている。ドライバICはシフトレジスタ部・ラツ
チ部・ドライバ部から成り、データは直列入力端
子４からシフトレジスタに入力し、クロツク入力
端子５からのクロツクパルスでシフトする。６は
ラツチパルスの入力端子で、シフトレジスタ部の
データをラツチに取り込むタイミングを与えるパ
ルスの入力端子である。シフトレジスタの最終段
の出力は、次段のドライバICのシフトレジスタ
の直列入力端子に接続し、４個のドライバICの
シフトレジスタは１個の直列入力並列出力のシフ
トレジスタを構成している。パネルが大きい場合
には、このドライバICを更につないで駆動でき
るセグメント端子数を多くする。しかしこの方法
では、データを入力する間、総てのシフトレジス
タが動作しなければならないので、消費電流が大
きくなる。特に、LCDパネルが大きくなると、
クロツクパルスの周波数は1MHz以上となり消費
電流の増加が著しく、低消費電力を特徴とする
LCDパネルの駆動方法として、大きな欠点とな
る。
本発明は、直列入力並列出力シフトレジスタの
特徴を生かしながら、上記の欠点を解消すること
を目的としている。
特徴を生かしながら、上記の欠点を解消すること
を目的としている。
第２図に、本発明のシフトレジスタの一実施例
の回路図を示し、本発明について説明する。
の回路図を示し、本発明について説明する。
図中、７と９は、Ｄタイプのフリツプ・フロツ
プで、シフトレジスタの本体を成す。フリツプ・
フロツプ７はプリセツト入力１６を持ち、フリツ
プ・フロツプ９はリセツト入力１７を持ち、リセ
ツト端子１３からのリセツト入力によりシフトレ
ジスタ本体は（1000………０）にセツトできる。
８はシフトレジスタの直列入力端子である。シフ
トレジスタ本体の右端のフリツプ・フロツプの出
力は、入力にOR回路を持つフリツプ・フロツプ
１５（以下FF１５と呼ぶ）に接続される。この
FF１５の出力は入力のOR回路に帰還されている
ので、シフトレジスタ本体から１が出力されると
セツトされ、そのままセツト状態を保つ。また
FF１５はリセツト入力１８によつて、フリツ
プ・フロツプ本体のセツトと同時にリセツトされ
る。１１はクロツク入力端子（反転入力）、１０
はイネーブル入力端子（反転入力）である。この
２つの端子からの入力は、FF１５の出力と共に
ゲート回路１４を通り、バツフアを通つてシフト
レジスタ本体に加えられ、シフトクロツクとな
り、また、FF１５のクロツクパルスとして加え
られて同期を取る。
プで、シフトレジスタの本体を成す。フリツプ・
フロツプ７はプリセツト入力１６を持ち、フリツ
プ・フロツプ９はリセツト入力１７を持ち、リセ
ツト端子１３からのリセツト入力によりシフトレ
ジスタ本体は（1000………０）にセツトできる。
８はシフトレジスタの直列入力端子である。シフ
トレジスタ本体の右端のフリツプ・フロツプの出
力は、入力にOR回路を持つフリツプ・フロツプ
１５（以下FF１５と呼ぶ）に接続される。この
FF１５の出力は入力のOR回路に帰還されている
ので、シフトレジスタ本体から１が出力されると
セツトされ、そのままセツト状態を保つ。また
FF１５はリセツト入力１８によつて、フリツ
プ・フロツプ本体のセツトと同時にリセツトされ
る。１１はクロツク入力端子（反転入力）、１０
はイネーブル入力端子（反転入力）である。この
２つの端子からの入力は、FF１５の出力と共に
ゲート回路１４を通り、バツフアを通つてシフト
レジスタ本体に加えられ、シフトクロツクとな
り、また、FF１５のクロツクパルスとして加え
られて同期を取る。
ゲート１４は、イネーブル入力が０（アクテイ
ブ）、FF１５がリセツト状態の時のみシフトクロ
ツクを発生する。このシフトレジスタにデータを
書き込む時には、まずリセツト・パルスをリセツ
ト入力端子１３に加えてシフトレジスタ本体を
（100………）にセツトし、FF１５をリセツトす
る。次にイネーブル入力端子１０を０（アクテイ
ブ）にしてクロツクとデータ入力を加える。デー
タの入力につれて、初め左端にセツトされていた
１は右に移動し、シフトレジスタ本体のビツト数
だけのデータが入力された時、右に移動して来た
１によつてFF１５がセツトされる。FF１５がセ
ツトされると、シフトクロツクの入力は禁止さ
れ、シフトレジスタの動作は停止する。初めシフ
トレジスタ本体を（1000………０）にセツトし
FF１５を右端に付加することにより、クロツク
パルスがシフトレジスタのビツト数だけ入力され
たことを検出する計数手段を構成する。FF１５
の出力は、インバータを通してイネーブル出力端
子１２に接続されている。このシフトレジスタを
連鎖接続する場合は、このイネーブル出力端子を
次段のシフトレジスタのイネーブル入力端子に接
続する（イネーブルチエインと呼ぶ）。FF１５が
セツトされると、イネーブル出力は０（アクテイ
ブ）となり、次段のシフトレジスタを動作させ
る。このようにして動作可能なシフトレジスタは
連鎖接続されたシフトレジスタ上を移動する。こ
の間、動作しているシフトレジスタは１個のみで
他は停止している為、全体の消費電流は小さくな
る。特に、LCDパネルのドライバICの場合、Ｃ
−MOS・ICで回路を構成するのが一般的であ
り、Ｃ−MOS回路の消費電流はほとんどが浮遊
容量の充放電電流であることを考慮すると、シフ
トレジスタの動作を停止させることにより、消費
電流を無視できるほどに小さくでき、ドライバ
ICに応用した時に、効果は極めて大きいことが
わかる。
ブ）、FF１５がリセツト状態の時のみシフトクロ
ツクを発生する。このシフトレジスタにデータを
書き込む時には、まずリセツト・パルスをリセツ
ト入力端子１３に加えてシフトレジスタ本体を
（100………）にセツトし、FF１５をリセツトす
る。次にイネーブル入力端子１０を０（アクテイ
ブ）にしてクロツクとデータ入力を加える。デー
タの入力につれて、初め左端にセツトされていた
１は右に移動し、シフトレジスタ本体のビツト数
だけのデータが入力された時、右に移動して来た
１によつてFF１５がセツトされる。FF１５がセ
ツトされると、シフトクロツクの入力は禁止さ
れ、シフトレジスタの動作は停止する。初めシフ
トレジスタ本体を（1000………０）にセツトし
FF１５を右端に付加することにより、クロツク
パルスがシフトレジスタのビツト数だけ入力され
たことを検出する計数手段を構成する。FF１５
の出力は、インバータを通してイネーブル出力端
子１２に接続されている。このシフトレジスタを
連鎖接続する場合は、このイネーブル出力端子を
次段のシフトレジスタのイネーブル入力端子に接
続する（イネーブルチエインと呼ぶ）。FF１５が
セツトされると、イネーブル出力は０（アクテイ
ブ）となり、次段のシフトレジスタを動作させ
る。このようにして動作可能なシフトレジスタは
連鎖接続されたシフトレジスタ上を移動する。こ
の間、動作しているシフトレジスタは１個のみで
他は停止している為、全体の消費電流は小さくな
る。特に、LCDパネルのドライバICの場合、Ｃ
−MOS・ICで回路を構成するのが一般的であ
り、Ｃ−MOS回路の消費電流はほとんどが浮遊
容量の充放電電流であることを考慮すると、シフ
トレジスタの動作を停止させることにより、消費
電流を無視できるほどに小さくでき、ドライバ
ICに応用した時に、効果は極めて大きいことが
わかる。
第３図は、本発明のシフトレジスタをシフトレ
ジスタ部に用いたドライバICを用いてLCDパネ
ルを駆動する場合の接続図である。２１がドライ
バIC、１０がイネーブル入力端子、１２がイネ
ーブル出力端子で、各ICが連鎖状に接続されて
いる。４，５，６は、第１図と同様直列入力端
子、クロツク入力端子、ラツチパルス入力端子で
ある。２２はシフトレジスタのリセツト入力端子
である。
ジスタ部に用いたドライバICを用いてLCDパネ
ルを駆動する場合の接続図である。２１がドライ
バIC、１０がイネーブル入力端子、１２がイネ
ーブル出力端子で、各ICが連鎖状に接続されて
いる。４，５，６は、第１図と同様直列入力端
子、クロツク入力端子、ラツチパルス入力端子で
ある。２２はシフトレジスタのリセツト入力端子
である。
以上の説明では、ドライバICのシフトレジス
タ部には、第２図に示されたシフトレジスタが１
本入つているものとしたが、１個のICで必要と
する長さのシフトレジスタを、更にいくつかに分
割し、各々のシフトレジスタを本発明のシフトレ
ジスタにすることにより、消費電流を更に小さく
することが可能である。
タ部には、第２図に示されたシフトレジスタが１
本入つているものとしたが、１個のICで必要と
する長さのシフトレジスタを、更にいくつかに分
割し、各々のシフトレジスタを本発明のシフトレ
ジスタにすることにより、消費電流を更に小さく
することが可能である。
第１図は、従来のシフトレジスタを使つたセグ
メント・ドライバICを用いてLCDパネルを駆動
する場合の接続図である。 １……LCDパネル、２……コモンドライバ
IC、３……ドライバIC、４……直列入力端子、
５……クロツク入力端子、６……ラツチパルス入
力端子。 第２図は、本発明によるシフトレジスタの一実
施例の回路図である。 ７……プリセツト付Ｄタイプ・フリツプ・フロ
ツプ、８……直列入力端子、９……リセツト付Ｄ
タイプ・フリツプ・フロツプ、１０……イネーブ
ル入力端子、１１……クロツク入力端子、１２…
…イネーブル出力端子、１３……リセツト入力端
子、１４……ゲート回路、１５……OR入力Ｄタ
イプ・フリツプ・フロツプ、１６……プリセツト
端子、１７……リセツト端子、１８……リセツト
端子。 第３図は、本発明のフリツプフロツプをシフト
レジスタ部に使つたドライバICを用いてLCDパ
ネルを駆動する接続図である。 ２１……ドライバIC、２２……リセツト入力
端子。
メント・ドライバICを用いてLCDパネルを駆動
する場合の接続図である。 １……LCDパネル、２……コモンドライバ
IC、３……ドライバIC、４……直列入力端子、
５……クロツク入力端子、６……ラツチパルス入
力端子。 第２図は、本発明によるシフトレジスタの一実
施例の回路図である。 ７……プリセツト付Ｄタイプ・フリツプ・フロ
ツプ、８……直列入力端子、９……リセツト付Ｄ
タイプ・フリツプ・フロツプ、１０……イネーブ
ル入力端子、１１……クロツク入力端子、１２…
…イネーブル出力端子、１３……リセツト入力端
子、１４……ゲート回路、１５……OR入力Ｄタ
イプ・フリツプ・フロツプ、１６……プリセツト
端子、１７……リセツト端子、１８……リセツト
端子。 第３図は、本発明のフリツプフロツプをシフト
レジスタ部に使つたドライバICを用いてLCDパ
ネルを駆動する接続図である。 ２１……ドライバIC、２２……リセツト入力
端子。
Claims (1)
- １ 直列入力並列出力のシフトレジスタに於い
て、イネーブル入力端子（以下EIと呼ぶ）と、
イネーブル出力端子（以下EOと呼ぶ）と、シフ
トクロツクの入力を制限するゲート回路と、リセ
ツト入力信号によりリセツト可能な計数手段とか
ら成り、該計数手段によりクロツクパルスがシフ
トレジスタのビツト長分だけ入力されると前記
EOをアクテイブとし、前記ゲート回路によりEI
がアクテイブでEOが非アクテイブの時以外は、
シフトレジスタへのシフトクロツクの入力を止
め、複数のシフトレジスタを接続して長いシフト
レジスタを構成する時には、前段のシフトレジス
タのEOを次段のシフトレジスタのEIに接続する
ことにより、連鎖接続を行なうことを特徴とする
シフトレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184661A JPS5885996A (ja) | 1981-11-18 | 1981-11-18 | シフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184661A JPS5885996A (ja) | 1981-11-18 | 1981-11-18 | シフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5885996A JPS5885996A (ja) | 1983-05-23 |
| JPS6142354B2 true JPS6142354B2 (ja) | 1986-09-20 |
Family
ID=16157132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184661A Granted JPS5885996A (ja) | 1981-11-18 | 1981-11-18 | シフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885996A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142398A (ja) * | 1983-12-28 | 1985-07-27 | セイコーエプソン株式会社 | ドライバｉｃ |
| JPH0634156B2 (ja) * | 1984-12-07 | 1994-05-02 | 株式会社リコー | 液晶セグメント駆動回路 |
| JPH0740096B2 (ja) * | 1990-12-18 | 1995-05-01 | セイコーエプソン株式会社 | 駆動装置 |
-
1981
- 1981-11-18 JP JP56184661A patent/JPS5885996A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5885996A (ja) | 1983-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1158134A (en) | Improved Multirank Multistage Shift Register | |
| EP0497378B1 (en) | Cascaded drive units, for example for a liquid crystal display device | |
| JPH05249927A (ja) | 駆動回路 | |
| JPH08137430A (ja) | 半導体集積回路 | |
| JPS6156903B2 (ja) | ||
| EP0506418A2 (en) | Display driver circuit | |
| US5164970A (en) | Cascaded driver circuit | |
| JPH02210323A (ja) | マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器 | |
| JPS5885996A (ja) | シフトレジスタ | |
| JPH05281928A (ja) | 表示駆動装置 | |
| JPH0634156B2 (ja) | 液晶セグメント駆動回路 | |
| JP2690083B2 (ja) | 半導体集積回路装置 | |
| JPS6242313B2 (ja) | ||
| JP3256551B2 (ja) | 駆動回路 | |
| JPS62185361A (ja) | 集積回路装置 | |
| KR940009132B1 (ko) | 멀티 시프트레지스터 구동회로 | |
| JP2741194B2 (ja) | 液晶駆動回路 | |
| JPH073750B2 (ja) | 半導体集積回路 | |
| JP3029300B2 (ja) | 駆動回路 | |
| JPH0348693B2 (ja) | ||
| JPS60245311A (ja) | 論理回路 | |
| JP2797355B2 (ja) | Ｄ形フリップフロップ回路 | |
| KR890007272Y1 (ko) | 액정 표시용 콘트롤러의 어드레스 카운터 클럭 발생회로 | |
| JPH0234395B2 (ja) | Ekishokudokaironohyojideetatensohoshiki | |
| JPH0235492A (ja) | 液晶表示装置 |