JPS5886467A - 論理回路試験装置 - Google Patents
論理回路試験装置Info
- Publication number
- JPS5886467A JPS5886467A JP56184918A JP18491881A JPS5886467A JP S5886467 A JPS5886467 A JP S5886467A JP 56184918 A JP56184918 A JP 56184918A JP 18491881 A JP18491881 A JP 18491881A JP S5886467 A JPS5886467 A JP S5886467A
- Authority
- JP
- Japan
- Prior art keywords
- line
- stage
- impedance
- measuring
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１３発明の技術分野
この発明は、ＤＣパラメータ測定器とファンクシ曽ンテ
スト用ドライバ、コンパレータを同じラインを用いて試
験される論理回路（ＤＵＴ）に接続する試験装置につい
てのものである。
スト用ドライバ、コンパレータを同じラインを用いて試
験される論理回路（ＤＵＴ）に接続する試験装置につい
てのものである。
（２３従来技術
従来装置の構成例を第１図に示す。図で、１は試験さｎ
るＤＵＴ、２はＤＣパラメータ測定器のフォーシング端
子、５はＤＵＴ １からのセンシング端子である。４は
ファンクションテスト用のドライバで、図示を省略した
パターン発生器からの信号により論理「１」レベルまた
は「０」レベルの信号をＤＵＴｌに加える。５ａと５ｂ
はＤＵＴｌからの信号を受けるファンクションテスト用
のコンパレータである。また、６ａ〜６ｄトそｎぞれス
イッチで、ＤＣパラメータ測定のときはスイッチ６ａと
スイッチ６ｄを接にし、スイッチ６ｂとスイッチ６ｃ′
ｆｒ断にする。ファンクシ冒ンテストのときは、この逆
にする。
るＤＵＴ、２はＤＣパラメータ測定器のフォーシング端
子、５はＤＵＴ １からのセンシング端子である。４は
ファンクションテスト用のドライバで、図示を省略した
パターン発生器からの信号により論理「１」レベルまた
は「０」レベルの信号をＤＵＴｌに加える。５ａと５ｂ
はＤＵＴｌからの信号を受けるファンクションテスト用
のコンパレータである。また、６ａ〜６ｄトそｎぞれス
イッチで、ＤＣパラメータ測定のときはスイッチ６ａと
スイッチ６ｄを接にし、スイッチ６ｂとスイッチ６ｃ′
ｆｒ断にする。ファンクシ冒ンテストのときは、この逆
にする。
第１図の従来装置ではＤＣパラメータ測定とファンクシ
ョンテストをする場合、１つのライン７を共用し、スイ
ッチ６ａ〜６ｄの接断て信号の授受を行っている。
ョンテストをする場合、１つのライン７を共用し、スイ
ッチ６ａ〜６ｄの接断て信号の授受を行っている。
（３）従来技術の問題点
ドライバ４の出力をＤＵＴ １に加える場合は、反射に
よる波形の乱ｎを防ぐためにドライバ４の出力インピー
ダンスｚＯと同じインピーダンスの２イン７を用いる。
よる波形の乱ｎを防ぐためにドライバ４の出力インピー
ダンスｚＯと同じインピーダンスの２イン７を用いる。
ＤＣパラメータ測定のときは、ＤＣパラメータ測定器の
フォーシング端子２とセンシング端子５はスイッチ６ａ
、６ｄにより接続されてからジイン７を通してＤＵＴｌ
に接続される。このため、−２イン７の直流抵抗による
誤差が生ずる。
フォーシング端子２とセンシング端子５はスイッチ６ａ
、６ｄにより接続されてからジイン７を通してＤＵＴｌ
に接続される。このため、−２イン７の直流抵抗による
誤差が生ずる。
（４）発明の目的
この発明は、第１図の２イン７を２つのラインに分けて
ＤＵＴＩに接続し、ＤＣパラメータ測定のときは、この
ラインをそれぞれフォーシングラインとセンシングライ
ンとして使い、ラインの直流抵抗による誤差が生じない
ようにし、７アンクシ冒ンテストのときは、このライン
を並列に！！枕してドライバ４の出力インピーダンスＺ
Ｏと同じインピーダンスのラインとして使用できるよう
にしたものである。
ＤＵＴＩに接続し、ＤＣパラメータ測定のときは、この
ラインをそれぞれフォーシングラインとセンシングライ
ンとして使い、ラインの直流抵抗による誤差が生じない
ようにし、７アンクシ冒ンテストのときは、このライン
を並列に！！枕してドライバ４の出力インピーダンスＺ
Ｏと同じインピーダンスのラインとして使用できるよう
にしたものである。
（５Ｂ 発明の実施例
この発明による実施例の構成図を第２図に示す。
図で、１〜６ｄは第１・図と同じである。、８と９はト
ライバ４のインピーダンスＺＯの２倍の値をもつライン
で、第１図のライン７を２つに分けた形になっている。
ライバ４のインピーダンスＺＯの２倍の値をもつライン
で、第１図のライン７を２つに分けた形になっている。
例えば、ドライバ４のインピーダンスが５０Ωのときは
、ライン８とライン９のインピーダンスをそれぞれ１０
０Ωにする。
、ライン８とライン９のインピーダンスをそれぞれ１０
０Ωにする。
スイッチ６ｅはライン８とライン９を接続するスイッチ
で、ＤＣパラメータ測定のときは断、ファンクシ譚ンテ
ストのときは接にする。
で、ＤＣパラメータ測定のときは断、ファンクシ譚ンテ
ストのときは接にする。
したがって、ＤＣバ２メータ測定のときはライン８がフ
ォーシングラインとなり、ライン９がセンシングライン
となる。
ォーシングラインとなり、ライン９がセンシングライン
となる。
一方、ファンクシ曹ンテストのときは、スイッチ６Ｃが
接になるので、ライン８とライン９は並列になり、その
合成インピーダンスはドライバ４のインピーダンスＺｏ
と同じになシ、テスト信号の授受が円滑に行セれる。
接になるので、ライン８とライン９は並列になり、その
合成インピーダンスはドライバ４のインピーダンスＺｏ
と同じになシ、テスト信号の授受が円滑に行セれる。
１
（６１発明の効果
この発明によｎは、ＤＵＴｌのパラメータ測定とファン
クションテストが、その目的に合った方法で接続される
ことになシ、ＤＣパラメーター」定の際、ラインの直流
抵抗による誤差をなくすことができ、従来装置に対しＤ
Ｃパラメータの測定棺度を向上することができる。
クションテストが、その目的に合った方法で接続される
ことになシ、ＤＣパラメーター」定の際、ラインの直流
抵抗による誤差をなくすことができ、従来装置に対しＤ
Ｃパラメータの測定棺度を向上することができる。
第１図は従来装置の一例、
第２図はこの発明による実施例の構成図。
１・・・・・・試験される論理回路（ＤＵＴ ）、２・
・・・・・ＤＣパラメータ測定器のフォーシング端子。 ５・・・・・・ＤＵＴ １からのセンシング端子、４・
・・・・・ファンクションテスト用のドライバ、５ａ・
５ｂ・・・・・・ＤＵＴｔからの信号を受けるファンク
ションテスト用のコンパレータ、６ａ〜６ｅ・・・・・
・スイッチ。 ７・・・・・・ライン、８書？・・・・・・ドライバ４
のインビダンスの２倍の値をもつライン。 代理人 弁理士 小俣欽町 第１図 第♀図
・・・・・ＤＣパラメータ測定器のフォーシング端子。 ５・・・・・・ＤＵＴ １からのセンシング端子、４・
・・・・・ファンクションテスト用のドライバ、５ａ・
５ｂ・・・・・・ＤＵＴｔからの信号を受けるファンク
ションテスト用のコンパレータ、６ａ〜６ｅ・・・・・
・スイッチ。 ７・・・・・・ライン、８書？・・・・・・ドライバ４
のインビダンスの２倍の値をもつライン。 代理人 弁理士 小俣欽町 第１図 第♀図
Claims (1)
- 【特許請求の範囲】 １、 ＤＣパラメータ測定器とファンクションテスト
用ドライバ、コンパレータを同じラインを用いてＤＵＴ
に接続する論理回路試験装置において、２Ｚｏの特性イ
ンピーダンスをもつラインを２つ備え。 ＤＣパラメータ測定のときは前記ラインの１つをフォー
シングラインにするとともに、前記ラインの他の１つを
センシングラインとし。 ファンクシ箇ンテストのときは前記ラインを並列に接続
し、Ｚｏの特性インピーダンスラインとすることを特徴
とする論理回路試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184918A JPS5886467A (ja) | 1981-11-18 | 1981-11-18 | 論理回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184918A JPS5886467A (ja) | 1981-11-18 | 1981-11-18 | 論理回路試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5886467A true JPS5886467A (ja) | 1983-05-24 |
Family
ID=16161603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184918A Pending JPS5886467A (ja) | 1981-11-18 | 1981-11-18 | 論理回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886467A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3426254B2 (ja) * | 1997-11-20 | 2003-07-14 | 株式会社アドバンテスト | Ｉｃ試験方法及びこの試験方法を用いたｉｃ試験装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824797U (ja) * | 1981-08-07 | 1983-02-16 | 大阪機器製造株式会社 | 内弁式粉粒体排出用バルブ |
-
1981
- 1981-11-18 JP JP56184918A patent/JPS5886467A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824797U (ja) * | 1981-08-07 | 1983-02-16 | 大阪機器製造株式会社 | 内弁式粉粒体排出用バルブ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3426254B2 (ja) * | 1997-11-20 | 2003-07-14 | 株式会社アドバンテスト | Ｉｃ試験方法及びこの試験方法を用いたｉｃ試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6856138B2 (en) | Time-domain reflectometer for testing terminated network cable | |
| US6421624B1 (en) | Multi-port device analysis apparatus and method and calibration method thereof | |
| JP4255284B2 (ja) | 差動動作のためのシングル・エンド・チャネルの較正 | |
| US8339141B2 (en) | Method and apparatus for locating a fault in an electrical conductor, with interference compensation | |
| US6924651B2 (en) | Printed board inspecting apparatus | |
| WO2001079863A3 (en) | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester | |
| CN104931906B (zh) | 集成电路测试系统的数字通道的传输延迟校准方法及系统 | |
| US6496785B1 (en) | Network analyzer, network analytical method and recording medium | |
| US5867030A (en) | Transmission path structure for measuring propagation delay time thereof | |
| JPS6144371A (ja) | 半導体試験装置 | |
| CN100422752C (zh) | 误差因子获取器件 | |
| US7633308B1 (en) | Combined pulse and DC test system | |
| JP2606806B2 (ja) | 信号経路の電気的伝播時間の確認方法 | |
| US3668522A (en) | Method and apparatus for characterizing test elements on the basis of rise-time degradation | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JP2002365343A (ja) | 差動型データドライバのテスト装置及びテスト方法 | |
| JPS62199127A (ja) | ケ−ブルデイレ−測定装置 | |
| JPH0736300Y2 (ja) | タイミング校正装置 | |
| JPH10293153A (ja) | インピーダンス整合回路 | |
| JP2633692B2 (ja) | 半導体試験方法 | |
| EP0286920A3 (en) | Method and apparatus for high accuracy measurement of vlsi components | |
| JPH0340835B2 (ja) | ||
| JPS62237367A (ja) | ハイ・インピ−ダンス機能素子を備えた論理回路の測定装置 | |
| JPH03224262A (ja) | 半導体装置 | |
| JP2000137056A (ja) | デスキュー回路 |