JPS5888031A - 半導体装置の製造方法、及びその装置 - Google Patents

半導体装置の製造方法、及びその装置

Info

Publication number
JPS5888031A
JPS5888031A JP56184666A JP18466681A JPS5888031A JP S5888031 A JPS5888031 A JP S5888031A JP 56184666 A JP56184666 A JP 56184666A JP 18466681 A JP18466681 A JP 18466681A JP S5888031 A JPS5888031 A JP S5888031A
Authority
JP
Japan
Prior art keywords
vacuum chamber
vacuum
substrate
semiconductor
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56184666A
Other languages
English (en)
Inventor
Masanari Shindo
新藤 昌成
Tatsuo Oota
達男 太田
Shigeru Sato
滋 佐藤
Isao Myokan
明官 功
Tetsuo Shima
徹男 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP56184666A priority Critical patent/JPS5888031A/ja
Publication of JPS5888031A publication Critical patent/JPS5888031A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photoreceptors In Electrophotography (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、特に電極層上に半導体層を有する
太陽電池、電子写真感光体等の製造方法、及びこの方法
を実施するのに使用する装置に関するものである。
この種の半導体装置を製造するに際し、ガラス基板上に
クロム等の電極層を蒸着法又はスパッタリング法で形成
した後、ペルジャー内に空気又は不活性ガスを導入(リ
ーク)して大気圧に戻して大気中に取出し、しかる後に
アモルファスシリコン(以下、a−8tと略す。)を蒸
着法で形成することがある。
しかし、上記の方法では、歩留が著しく低下することが
判明した。即ち、電極層の形成後に上記したリークを行
なうとき、電極層形成時にペルジャー内壁面に付着した
電極材料がリークガスによって剥離したシ或いは塵埃が
生じ、これらが電極層の表面上に付着するという事態が
生じる。この付着した異物によりて、次のa−8t膜を
均一に形成するのが困難となる郷の問題がある。
そこで本発明者が検討を重ねた結果、上記の如き欠陥を
是正した歩留の良い方法及びその装置を見出し、本発明
に到達したのである。
即ち、本発明は、電極層の形成に引続いて、基体を大気
圧下に戻すこと(リーク)なしに同一真空系内で、電極
層上に半導体材料を堆積せしめることを特徴とする方法
に係るものである。この方法によって、上述したリーク
ガスによる塵埃等の付着をなくして電極層上に歩留良く
半導体層を形成でき、かつ作業性も向上させることがで
きる。
本発明による方法を実施するには、基体上に所定の材料
を堆積するために用いられる真空室と、この真空室内に
前記基体と対向配置された電極材料及び半導体材料の各
蒸発源とを(同一真空系内に)夫々具備し、前記真空室
を貫通して前記基体を移送するための基体移送手段が設
けられていることを特徴とする装置を用いることが望ま
しい。
この装置を用いると、同一真空系内で電極層及び半導体
層を連続処理でリークを行なうことなしに形成すること
が可能となシ、本発明による上記した方法を効果的に実
施することができる。
以下、本発明を実施例について更に詳細に説明する。
第1図には、本実施例による装置が示されている。この
装置においては、電極材料蒸発源1を収容した第1の真
空蒸着室2と、半導体材料蒸発源3及びドーパント蒸発
源4を収容した第2の真空蒸着室5とが隔壁6を介し、
同一真空系内に隣接配置されている。これらの各真空蒸
着室2及び5の夫々には、同真空蒸着室の真空圧(10
”−’〜10−’ Torr )と大気圧との中間レベ
ル圧に設定された緩衝室7.8が各隔壁6を介して隣接
配置されている。そして、各室7.2.5.8を順次貫
通して、一対のローラ9及び10間に保持されながらシ
ート状基板11が直線的に移送せしめられるようになっ
ている。基板11は一対の各移送用ローラ12及び13
間で挟着保持されながら、一方のローラ9から供給され
て他方のローラ10上へ巻取られ、この間に各真空蒸着
室2及び5にて所定の処理が連続して行なわれるように
構成されている。各室には排気管14が夫々配設されて
いるが、そのうち真空蒸着室5には水素ガスを活性化す
る放電管15付きの水素ガス導入管16が接続され、そ
の蒸着室の上部にθ〜−10KVの直流バイアス電圧1
7を印加するための電極板18が設けられている。表お
、上記各室は夫々気密に保持され、このために上記各移
送用ローラ12.13の配置が決められ、かつ上部はカ
バ一体19でシールされている。真空蒸着室2.5には
各蒸発源加熱用のヒーター、基板加熱用のヒーターが設
けられるが、これらは図示簡略化のために図示省略され
て埴る。
上記の如く構成された装置を用いて半導体装置、例えば
太陽電池を製造する方法を説明する。
ロー29−10間で基板11を送りながら、まず真空蒸
着室2内で蒸発源1から電極材料を蒸発させ、第2A図
に示すように、基板11上に電極層20を所定厚みに堆
積させる。そして更に基板11をそのまま移送し、次の
真空蒸着室5内で蒸発源3.4から半導体材料及びドー
パント(不純物)を夫々蒸発させると同時に導入管16
から修飾ガスとしての活性水素又は水素イオンを導入す
る。
これによって、所定量の水素を取込みかつ不純物のドー
プされたa−8l層21を、第2B図のように電極層2
0上に積層する。このa−8l層21は、上記活性水素
又は水素イオンとStとの反応によって9iのダングリ
ングボンドが埋められ九構造からなっており、かつドー
プされた不純物によって低抵抗化されたものとなってい
る。上記電極板18による電界の作用で上記活性水素又
は水素イオンを効率良く基板11方向へ吸引できるので
a−8t中へ水素が充分な量で取込まれる。このように
a−8i層21を形成した後、基板11を更に送υ、巻
取ローラ10上に巻取るが、この操作は連続して送られ
てくる基板11について中断することなく連続的に行な
う。
このように本実施例によれば、同−真空系において基板
上へ電極材料を堆積した後に更にそのままの状態で(即
ちリークによシ大気圧下に戻すことなく)次の半導体の
堆積処理を行なりているので、処理中に塵埃等の付着が
生じる恐れが殆んどなくなシ、特に1l−8i層の膜質
を向上させることができる。a−3i層が均一に形成さ
れるから、その上に次の層、例えば透明電極層を形成す
る場合にその被着性や均一性が良く々ヤ、製品の歩留が
全体として著しく向上することになる。なおその透明電
極層については特に図示しなかったが、上記のように基
板11をローラ10上に巻取つ先後、蒸発源1として透
明電極材料である例えばスズをセットし、かつ真空蒸着
室2に酸素ガスを導入しながら、基板11を巻戻してロ
ー29側へ逆移送し、真空蒸着室2内でa−8i層21
上に例えば酸化スズ層を堆積させてよい。
し7かも、種類の異なる電極材料と半導体材料とを同一
真空系内で連続的に堆積させるから、連続処理が可能で
あり、この面でも作業性を大幅に向上させることができ
る。
上記の方法において使用可能な基板11は巻取シ、巻戻
し可能なものであることが必要でちゃ、材質としては樹
脂シート、ステンレススチール鋼シート、モリブデンシ
ート等が用いられてよい。
ローラ9.10を用いずに移送させる場合には、他の材
質でも勿論差支えない。
上記の方法で形成する電極層(具体的には第2図の20
で示す下部電極層)は、アルミニウム、アンチモン、ク
ロム、モI)−jfン、ニッケル、ステンレススチール
鋼からなっていてよく、これらの金属は上記の蒸発源1
として真空蒸着室2内に配しておく。アンチモンを用い
ると、a −S i !#2i中へオートドーピングさ
れるので、アンチモン電極20− a−8l層21間の
オーミックコンタクトをとり易くなる。また、この電極
層上に堆積する半導体層は上記の水素含有ドープド(不
純物含有)a−8t層であってよいし、不純物を含有し
ない同a−8i層であってもよい。不純物を含有させる
場合にはドーパントとして、AIXGJLXIn等の周
いることができる。又、異なる半導体材料を積層する場
合は、前記真空蒸着室5に隣接して、これと同様な真空
蒸着室を併設した製造装置が用いられる。
第3図は、別の実施例による装置の主要部を示すもので
ある。
この実施例では、上述し九実雄側と社違って真空蒸着室
30が1つだけ設けられており、その中で電極材料及び
半導体材料の双方が順次堆積せしめられるようになって
いる。真空蒸着室30Ka、特に透明電極の材料となる
インジウム、スズ尋の蒸発源31と、上述した半導体材
料の蒸発源3(必要あればドーパント蒸発源4)とが夫
々配されている。また、上述と同様の水素ガス導入管1
6と共に、酸素ガスを活性化又社イオン化する放電管3
2付きの活性又はイオン化酸素導入管羽が配設されてい
る。その他の構造(上述のローラ9、lOも含む)は1
1!1図と同じであるから図示省略したが、図示されて
いる共通部分には共通符号を付している。
このように構成すれば、まず基板11をローラ10方向
(図面右方向)へ送シながら蒸発源31のみから電極材
料を蒸発させ、導入管33から活性又はイオン化酸素を
導入して、基板11上に酸化インジウム、酸化スズ、酸
化インジウム−酸化スズ等の透明電極層(第2図の20
に対応)を形成できる。ζうして一部、基板11上に透
明電極層を形成し終ってから今度は、ローラ10から基
板11を巻き戻してローラ9方向(図面左方向)へ移送
する。この際、真空蒸着室30内の酸素は既に完全に排
気しておき、この状態で同蒸着室内で活性又はイオン化
水素を導入管16から送シ込みながら蒸発源3のみを蒸
発させ、上記透明電極層上に水素含有a−8i層(第2
図の21に相当)を堆積させる。従って、同一真空蒸着
室を用いて金属酸化物の透明電極とa−8t層とを順次
形成することが可能であるから、第1図の実施例と同様
の効果が得られると共に、作業性本曳好なものとなる。
又、異なる半導体材料を積層する場合は、前記真空蒸着
室30の中に豪数個の半導体材料の蒸発源を設ける方法
がとられる。
なおこの例において、仮に第1図の方式を適用した場合
、上述の真空蒸着室2内へ活性酸素を導入することにな
るが、この酸素は他方の真空蒸着室5との間のシール部
分を通してリークする分があシ、これによって真空蒸着
室5内に酸素が一部侵入するためにそこで堆積させる半
導体材料中に酸素が入り、堆積膜が変質する恐れがある
。従りて、第3図の如くに構成した装置を用いるのが適
当である。
なお、上述の各層(電極層、半導体層)は上記の蒸着法
以外に、スパッタリング法等の他の方法に基づいても形
成可能である。
【図面の簡単な説明】
図面は本発明の実施例を示すものであって、第1図は電
極層及び半導体層を順次堆積させる真空蒸着装置の概略
断面図、第2A図は基板上に電極層を堆積させた状−の
断面図、第2B図は電極層上に更に半導体層を堆積させ
た状態の断面図、第3図は別の真空蒸着装置の要部概略
断面図である。 なお、図面に用いられている符号において、1.31・
・・・・・・・・・・・・・・電極材料蒸発源2.5.
30・・・・・・・・・真空蒸着室3・・・・−・・・
・・・・・・・・・・・・・・・・・半導体材料蒸発源
4−−−−−一・・・・・・・・・・・・・・・・・・
・・ドーパント蒸発源7.8・・・・・・・・・・・・
・・・・・・緩衝室9.10・・・・・・・・・・・・
・・・ローラ11・・・・・・・・・・・・・・・・・
・・・・・・・基板12.13・・・・・・・・・・・
・・・・移送用ローラ15.32・・・・・・・・・・
・・・・・放電管18・・・・・・・・・・・・・・・
・・・・・・・・・バイアス電圧印加用の電極板20・
・−一・・・・・・・−・・・・・・・・電極層21・
・−・−・・・・・・・・・・・・・・・・・半導体(
a−8t )層である。 代理人 弁理士  逢 坂  宏

Claims (1)

  1. 【特許請求の範囲】 1、真空系内において基体上に電極材料を堆積せしめて
    電極層を形成し、引続いて前記基体を大気圧下に戻すこ
    となしに同一真空系内において前記電極層上に半導体材
    料を堆積せしめて所定の半導体層を形成することを特徴
    とする半導体装置の製造方法。 2、電極層をアルミニウム、アンチモン、クロム、モリ
    ブデン、ニッケル、ステンレススチール鋼、酸化インジ
    ウム、酸化スズ、又は酸化インジウム−酸化スズで形成
    する、特許請求の範囲の第1項に記載した方法。 3、半導体層をアモルファスシリコン又はドープドアモ
    ルファスシリコンで形成する、特許請求の範囲の#11
    項又はfs2項に記載した方法。 4、真空系の真空度を10= 〜10−’ Torrと
    する、特許請求の範囲の第1項〜第3項のいずれか1項
    に記載した方法。 5、活性化された修飾ガスの存在下で半導体材料を堆積
    させる、特許請求の範囲の第1項〜第4項のいずれか1
    項に記載し九方法。 6、修飾ガスとして、ガス状活性水素又は水素イオンを
    用いる、特許請求の範囲の第5項に記載した方法。 7、基体上に所定の材料を堆積せしめるために用いられ
    る真空室と、この真空室内に前記基体と対向する如くに
    配置された電極材料蒸発源及び半導体材料蒸発源とを夫
    々具備し、前記真空室を貫通して前記基体を移送するた
    めの基体移送手段が設けられていることを特徴とする半
    導体装置の製造装置。 8、真空室が電極材料堆積用の第1真空室と半導体材料
    堆積用の第2真空室とに区分されている、特許請求の範
    囲の第7項に記載した装置。 9、第1真空室と第2真空室とが隔壁を介して隣接し合
    っている、特許請求の範囲の第8項に記載した装置。 10.1つの真空室が、電極材料堆積用及び半導体材料
    堆積用の双方に兼用されている、特許請求の範囲の第7
    項に記載した装置。 11、真空室が10= 〜10−’ Torrの真空度
    に設定される、特許請求の範囲の第7項〜第10項のい
    ずれか1項に記載した装置。 12、真空室に隣接して、真空圧と大気圧との中間レベ
    ル圧に保持された緩衝室が設けられている、特許請求の
    範囲の第7項〜$11項のいずれか1項に記載した装置
    。 13、基体移送手段が、真空室の両側に配された一対の
    ローラからなり、これらローラ間で前記基体が保持され
    ながら直線的に移送される、特許請求の範囲の第7項〜
    第12項のいずれか1項に記載した装置。 14、修飾ガスを活性化して真空室内に導入するための
    活性修飾ガス導入手段が同真空室に配設されている、特
    許請求の範囲の第7項〜第13項のいずれか1項に記載
    した装置。 15、活性修飾ガス導入手段が水素ガス放電管又は酸素
    ガス放電管を具備している、特許請求の範囲の第14項
    に記載した装置。 16、真空室内において半導体材料蒸発源と並置して、
    周期表第夏族及び第■族元素から選ばれた少なくとも1
    種のドーパントの蒸発源が配されている、特許請求の範
    囲の第7項〜第15項のいずれか1項に記載した装置。
JP56184666A 1981-11-18 1981-11-18 半導体装置の製造方法、及びその装置 Pending JPS5888031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56184666A JPS5888031A (ja) 1981-11-18 1981-11-18 半導体装置の製造方法、及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56184666A JPS5888031A (ja) 1981-11-18 1981-11-18 半導体装置の製造方法、及びその装置

Publications (1)

Publication Number Publication Date
JPS5888031A true JPS5888031A (ja) 1983-05-26

Family

ID=16157226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56184666A Pending JPS5888031A (ja) 1981-11-18 1981-11-18 半導体装置の製造方法、及びその装置

Country Status (1)

Country Link
JP (1) JPS5888031A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61204639A (ja) * 1985-03-07 1986-09-10 Fuji Electric Co Ltd 電子写真用感光体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61204639A (ja) * 1985-03-07 1986-09-10 Fuji Electric Co Ltd 電子写真用感光体の製造方法

Similar Documents

Publication Publication Date Title
JP2975151B2 (ja) 半導体素子の連続的製造装置
JP5182610B2 (ja) 薄膜太陽電池の製造装置
JPS60119784A (ja) 絶縁金属基板の製法およびそれに用いる装置
JPH0468390B2 (ja)
JP3067907B2 (ja) スパッタリング装置、スパッタリング方法、該スパッタリング方法によって形成された積層膜、真空処理装置、および該真空処理装置によって処理が施された基板
JP3560109B2 (ja) 薄膜光電変換素子の製造方法および製造装置
JP2000307139A (ja) 薄膜太陽電池の製造方法及び薄膜電極層形成装置
JP3079830B2 (ja) 薄膜光電素子の製造方法および製造装置ならびにプラズマcvd法およびプラズマcvd装置
JP2000261015A (ja) 太陽電池成膜装置
JPS5888031A (ja) 半導体装置の製造方法、及びその装置
JPH084070B2 (ja) 薄膜半導体素子及びその形成法
JP4126810B2 (ja) 薄膜太陽電池の製造装置
JP3268965B2 (ja) 基板上に半導体膜を形成するための装置および方法
JP4257586B2 (ja) 基板処理方法
JP2801498B2 (ja) 薄膜製造装置
JP2000236105A (ja) 薄膜太陽電池の製造方法および装置
JPH0982652A (ja) 半導体薄膜の形成方法および形成装置
JP2000299481A (ja) 薄膜太陽電池の製造方法及び同太陽電池基板の脱ガス処理装置
JPH09324275A (ja) 可撓性フィルム用プラズマcvd装置
JP2562686B2 (ja) プラズマ処理装置
JP3244803B2 (ja) 電子装置の作製方法
JPS59219927A (ja) プラズマcvd装置
JPH03293776A (ja) 半導体薄膜の製造方法
JP3073675B2 (ja) 半導体薄膜製造装置用トレイ
JP3169243B2 (ja) 堆積膜の連続的形成方法