JPH084070B2 - 薄膜半導体素子及びその形成法 - Google Patents

薄膜半導体素子及びその形成法

Info

Publication number
JPH084070B2
JPH084070B2 JP60297835A JP29783585A JPH084070B2 JP H084070 B2 JPH084070 B2 JP H084070B2 JP 60297835 A JP60297835 A JP 60297835A JP 29783585 A JP29783585 A JP 29783585A JP H084070 B2 JPH084070 B2 JP H084070B2
Authority
JP
Japan
Prior art keywords
semiconductor
film
forming
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60297835A
Other languages
English (en)
Other versions
JPS62156813A (ja
Inventor
正博 金井
政昭 広岡
純一 半那
勇 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP60297835A priority Critical patent/JPH084070B2/ja
Priority to US06/946,206 priority patent/US4772570A/en
Priority to FR868618271A priority patent/FR2593965B1/fr
Priority to DE19863644654 priority patent/DE3644654A1/de
Publication of JPS62156813A publication Critical patent/JPS62156813A/ja
Publication of JPH084070B2 publication Critical patent/JPH084070B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2923—Materials being conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/935—Gas flow control

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜半導体、光励起電力素子、電子写真用
の像形成部材等の多層構成の薄膜半導体素子及びその形
成法に関する。
〔従来の技術〕 従来、薄膜半導体素子の半導体薄膜である機能性膜、
殊に非晶質乃至多結晶質の半導体膜は、所望される物理
的特性や用途等の観点から個々に適した成膜方法が採用
されている。
例えば、必要に応じて、水素原子（Ｈ）やハロゲン原
子（Ｘ）等の補償剤で不対電子が補償された非晶質や多
結晶質の非単結晶シリコン（以後「NON−Si（H,X）」と
略記し、その中でも殊に非晶質シリコンを示す場合には
「Ａ−Si（H,X）」、多結晶質シリコンを示す場合には
「poly−Si（H,X）」と記す）膜等のシリコン系堆積膜
（尚、俗に言う微結晶シリコンは、Ａ−Si（H,X）の範
囲にはいることは断るまでもない）の形成には、真空蒸
着法，プラズマCVD法，熱CVD法，反応スパッタリング
法，イオンプレーテイング法，光CVD法などが試みられ
ており、一般的には、プラズマCVD法が広く用いられ、
企業化されている。
〔発明が解決しようとする問題点〕
而乍ら、従来から一般化されているプラズマCVD法に
よるシリコン系堆積膜の形成に於ての反応プロセスは、
従来のCVD法に比較してかなり複雑であり、その反応機
構も不明な点が少なくない。又、その堆積膜の形成パラ
メーターも多く（例えば、基体温度，導入ガスの流量と
比，形成時の圧力，高周波電力，電極構造，排気の速
度，プラズマ発生方式など）これらの多くのパラメータ
ーの組み合わせによるため、時にはプラズマが不安定な
状態になり、形成された堆積膜に著しい悪影響を与える
ことが少なくなかった。そのうえ、装置特有のパラメー
ターを装置ごとに選定しなければならず、したがって製
造条件を一般化することがむずかしいというのが実状で
あった。
他方、シリコン系堆積膜として電気的，光学的特性を
各用途毎に十分に満足させ得るものを発現させるために
は、現状ではフラズマCVD法によって形成することが最
良とされている。
而乍ら、シリコン系堆積膜の応用用途によっては、大
面積化，膜厚均一性，膜品質の均一性を十分満足させて
再現性のある量産化を図らねばならない為、プラズマCV
D法によるシリコン系堆積膜の形成においては、量産装
置に多大な設備投資が必要となり、又その量産の為の管
理項目も複雑になり、管理許容幅も狭く、装置の調整も
微妙であることから、これらのことが、今後改善すべき
問題点として指摘されている。
又、プラズマCVD法の場合には、成膜される基体の配
されている成膜空間に於て高周波或いはマイクロ波等に
よって直接プラズマを生成している為に、発生する電子
や多数のイオン種が成膜過程に於いて膜にダメージを与
え膜品質の低下、膜品質の府均一化の要因となってい
る。
特に多層構成の半導体素子を作成する場合に於ては各
層間に生じる界面欠陥は得られる半導体素子の特性を悪
化させる要因となっている。例えば電子写真用像形成部
材を例に挙げると第４図に示す様にAl製基体400の上
に、電荷注入阻止層（第１層,Bをドーピングした非晶質
シリコン層）401、感光層（第２層，ドーピングされて
いない非晶質層）402、表面保護層（第３層、非晶質シ
リコンカーバイト層）403が堆積されている。夫々の堆
積層を形成させる為の原料ガスの種類，流量或いはプラ
ズマの放電強度は極端に異なるので、通常は第１層と第
２層の間及び第２層と第３層との間に於て放電を止めて
完全にガスの交換を行ったり、又は連続的にガスの種
数，流量或いはプラズマの放電強度を徐々に変化させた
変化層を設けたり、或いは各堆積室を別々に設けたりす
る事により、各堆積層間に生ずる界面の影響を低減させ
る努力がなされている。いずれの場合に於てもプラズマ
中で発生したイオンが堆積膜上に衝突し、欠陥を増加さ
せている。特に多層構成の素子に於て、各層界面でプラ
ズマ中にイオン衝突の影響が著しく現われる。その為満
足のゆく特性の変化向上は認められていない。
上述の如く、シリコン系堆積膜の形成に於ては、解決
されるべき点は、まだまだ残っており、その実用可能な
特性，均一性を維持させながら低コストな装置で省エネ
ルギー化を図って量産化できる形成方法を開発すること
が切望されている。殊に、薄膜トランジスター，光起電
力素子，電子写真用感光体等の多層成薄膜半導体におけ
る界面特性を向上させた半導体素子の開発及びその堆積
膜の形成法の開発が切望されている。
〔目的〕
本発明の目的は、上述した堆積膜形成法の欠点を除去
すると同時に、従来の形成方法によらない新規な半導体
素子及び形成法を提供するものである。
本発明の他の目的は、省エネルギー化を計ると同時に
膜品質の管理が容易で、大面積に亘って界面特性の向上
がなされた多層構成の半導体素子の形成法を提供するも
のである。
本発明の更に別の目的は、生産性、量産性に優れ、高
品質で電気的，光学的，半導体的等の物理特性に優れた
多層構造の半導体素子の形成法を提供することでもあ
る。
〔問題点を解決するための手段〕
本発明の薄膜半導体素子は、価電子制御された半導体
薄膜を有する多層構造の薄膜半導体素子であって、 前記価電子制御された半導体の少なくとも一層を基体
上にプラズマCVD法によって形成した第１の半導体と、 該第１の半導体上にSiH4と、F2と、を1/5〜50/1の流
量比で導入して反応室内を0.05〜10Torrにさせ化学接触
させることで励起状態の前駆体を含む複数の前駆体を化
学的に生成し、これらの前駆体の内少なくとも１つの前
駆体を堆積膜構成要素の供給源として前記基体が室温〜
700℃に保持された前記第１の半導体上に形成した第２
の半導体と、を有することを特徴とする。
又、本願の価電子制御された半導体薄膜を有する多層
構造の薄膜半導体を形成する形成法は、 価電子制御された半導体の少なくとも一層を基体上に
プラズマCVD法によって第１の半導体を形成する工程
と、 該第１の半導体上にSiH4と、F2と、を1/5〜50/1の流
量比で導入して反応室内を0.05〜10Torrにさせ化学接触
させることで励起状態の前駆体を含む複数の前駆体を化
学的に生成し、これらの前駆体の内少なくとも１つの前
駆体を堆積膜構成要素の供給源として前記基体が室温〜
700℃に保持された前記第１の半導体上に第２の半導体
を形成する工程と、を有することを特徴とする。
〔作用〕
本発明によれば、界面特性の向上がなされた多層構成
の堆積膜が省エネルギー化と同時に大面積化，膜厚均一
性，膜品質の均一性を十分満足させて管理の簡素化と量
産化を図り、量産装置に多大な設備投資も必要とせず、
またその量産の為の管理項目も明確になり、管理許容幅
も広く、装置の調整も簡単に形成される。
〔本発明の具体的説明〕
本発明の薄膜半導体素子の形成法に於て、使用される
堆積膜（半導体薄膜）形成用の気体状原料物質は、気体
状ハロゲン系酸化剤との接触により酸化作用をうけるも
のであり、目的とする堆積膜の種類，特性，用途等によ
って所望に従って適宜選択される。本発明に於ては、上
記の気体状原料物質及び気体状ハロゲン系酸化剤は、反
応空間内に導入されて接触をする際に気体状とされるも
のであればよく、通常の場合は、気体でも液体でも固体
であっても差支えない。堆積膜形成用の原料物質あるい
はハロゲン系酸化剤が液体又は固体である場合には、A
r,He,N2,H2等のキラリアーガスを使用し、必要に応じて
は熱も加えながらバブリングを行なって反応空間に堆積
膜形成用の原料物質及びハロゲン系酸化剤を気体状とし
て導入する。
この際、上記気体状原料物質及び気体状ハロゲン系酸
化剤の分圧及び混合比は、キヤリアーガスの流量あるい
は堆積膜形成用の原料物質及び気体状ハロゲン系酸化剤
の蒸気圧を調節することにより設定される。
本発明に於て使用される堆積膜形成用の原料物質とし
ては、例えば、半導体或は電気的絶縁性のシリコン堆積
膜やゲルマニウム堆積膜等のテトラヘドラル系の堆積膜
を得るのであれば、直鎖状、及び分岐状の鎖状シラン化
合物，環状シラン化合物，鎖状ゲルマニウム化合物等が
有効なものとして挙げることが出来る。
具体的には、直鎖状シラン化合物としてはSinH
2n+2（ｎ＝1,2,3,4,5,6,7,8）、分岐状鎖状シラン化合
物としては、SiH3SiH（SiH3）SiH2SiH3,環状シラン化合
物としてはSinH2n（ｎ＝3,4,5,6）、鎖状ゲルマン化合
物とは、GemH2m+（ｍ＝1,2,3,4,5）等が挙げられる。こ
の他、例えばスズの堆積膜を作成するのであればSnH4等
の水素化スズを有効な原料物質として挙げることが出来
る。
勿論、これ等の原料物質は１種のみならず２種以上混
合して使用することもでき、又、プラズマCVD法による
堆積膜を形成する場合の原料ガスとしても使用できる。
本発明に於いて使用されるハロゲン系酸化剤は、反応
空間内に導入される際気体状とされ、同時に反応空間内
に導入される堆積膜形成用の気体状原料物質に接触する
だけで効果的に酸化作用をする性質を有するもので、
F2,Cl2,Br2,I2等のハロゲンガス、発生期状態の弗素，
塩素，臭素等が有効なものとして挙げることが出来る。
これ等のハロゲン系酸化剤は気体状で、前記の堆積膜
形成用の原料物質の気体と共に所望の流量と供給圧を与
えられて反応空間内に導入されて前記原料物質と混合衝
突する事で接触をし、前記原料物質に酸化作用をして化
学的に励起状態の前駆体を含む複数種の前駆体を効率的
に生成する。生成される励起状態の前駆体及び他の前駆
体は、少なくともいずれか１つが形成される堆積膜の構
成要素の供給源として働く。
生成される前駆体は分解して又は反応して別の励起状
態の前駆体又は別の励起状態にある前駆体になって、或
いは必要に応じてエネルギーを放出するがそのままの形
態で成膜空間に配設された基体表面に触れることで基体
表面温度が比較的低い場合には三次元ネツトワーク構造
の堆積膜が基体表面温度が高い場合には結晶質の堆積膜
が作成される。
本発明に於ては、堆積膜形成プロセスが円滑に進行
し、高品質で所望の物理特性を有する膜が形成される可
く、成膜因子としての、原料物質及びハロゲン系酸化剤
の種類と組み合せ、これ等の混合比、混合時の圧力，流
量，成膜空間内圧，ガスの流型，成膜温度（基体温度及
び雰囲気温度）が所望に応じて適宜選択される。これ等
の成膜因子は有機的に関連し、単独で決定されるもので
はなく相互関連の下に夫々に応じて決定される。本発明
に於て、反応空間に導入される堆積膜形成用の気体状原
料物質と気体状ハロゲン系酸化剤との量の割合は、上気
成膜因子の中、関連する成膜因子との関係に於て適宜所
望に従って決められるが、導入流量比で、好ましくは、
1/20〜100/1が適当であり、より好ましくは1/5〜50/1と
されるのが望ましい。
反応空間に導入される際の混合時の圧力としては前記
気体状原料物質の前記気体状ハロゲン系酸化剤との接触
を確率的により高める為には、より高い方が良いが、反
応性を考慮して適宜所望に応じて最適値を決定するのが
良い。前記混合時の圧力としては、上気の様にして決め
られるが、夫々の導入時の圧力として、好ましくは１×
10-7気圧〜５気圧、より好ましくは１×10-6気圧〜２気
圧とされるのが望ましい。
成膜空間内の圧力、即ち、その表面に成膜される基体
が配設されている空間内の圧力は、反応空間に於て生成
される励起状態の前駆体（Ｅ）及び場合によって該前駆
体（Ｅ）より派生的に生ずる前駆体（Ｄ）が成膜に効果
的に寄与する様に適宜所望に応じて設定される。
成膜空間の内圧力は、成膜空間が反応空間と開放的に
連続している場合には、堆積膜形成用の気体状原料物質
と気体状ハロゲン系酸化剤との反応空間での導入圧及び
流量との関連に於て、例えば差動排気或は、大型の排気
装置の使用等の工夫を加えて調整することが出来る。
或は、反応空間と成膜空間の連結部のコンダクタンス
が小さい場合には、成膜空間に適当な排気装置を設け、
該装置の排気量を制御することで成膜空間の圧力を調整
することが出来る。
又、反応空間と成膜空間が一体的になっていて、反応
位置と成膜位置が空間的に異なるだけの場合には、前述
の様に差動排気するか或は、排気能力の充分ある大型の
排気装置を設けてやれば良い。
上記のようにして成膜空間内の圧力は、反応空間に導
入される気体状原料物質と気体状ハロゲン酸化剤の導入
圧力との関係に於て決められるが、好ましくは0.001Tor
r〜100Torr,より好ましくは0.01Torr〜30Torr,最適には
0.05〜10Torrとされるのが望ましい。
ガスの流型に就いては、反応空間への前記堆積膜形成
用の原料物質及びハロゲン系酸化剤の導入の際にこれ等
が均一に効率良く混合され、前記前駆体（Ｅ）が効率的
に生成され且つ成膜が支障なく適切になされる様に、ガ
ス導入口と気体とガス排気口との幾何学的配置を考慮し
て設計される必要がある。この幾何学的な配置の好適な
例の１つが第１図に示される。
成膜時の基体温度（Ts）としては、使用されるガス種
及び形成される堆積膜の種数と要求される特性に応じ
て、個々に適宜所望に従って設定されるが、非晶質の膜
を得る場合には好ましくは室温から450℃、より好まし
くは50〜400℃とされるのが望ましい。殊に半導体性や
光導電性等の特性がより良好なシリコン堆積膜を形成す
る場合には、基体温度（Ts）は70〜350℃とされるのが
望ましい。また、多結晶の膜を得る場合には、好ましく
は200〜700℃、より好ましくは300〜600℃とされるのが
望ましい。
成膜空間の雰囲気温度（Tat）としては、生成される
前記前駆体（Ｅ）及び前記前駆体（Ｄ）が成膜に不適当
な化学種に変化せず、且つ効率良く前記前駆体（Ｅ）が
生成される様に基体温度（Ts）との関連で適宜所望に応
じて決められる。
第５図に示すものは従来のプラズマCVD法による、価
電子制御剤によりドーピングされた半導体特性を有する
堆積膜形成装置の１例を示すものであって、図中、501
は成膜空間としての成膜室であり、内部の基体指示台50
2上に所望の基体503を載置する。
504は基体加熱用のヒーターであり、導線505を介して
給電し、発熱せしめる。
506乃至509は、ガス供給源であり、ケイ素含有化合
物、水素、ハロゲン化合物、不活性ガス、価電子制御剤
となる不純物元素を成分とする化合物のガスの種類に応
じて設ける。これ等の原料化合物のうち標準状態に於い
て液状のものを使用する場合には、適宜の気化装置を具
備せしめる。図中ガス供給源506乃至509の符号にａを付
したのは分岐管、ｂを付したのは流量計、ｃを付したの
は各流量計の高圧側の圧力を計測する圧力形、ｄ又はｅ
を付したのは各基体流量を調整するためのバルブであ
る。原料化合物のガスは導入管510を介して成膜室501内
に導入される。
511はプラズマ発生装置であって、プラズマ発生装置5
11からのプラズマは、矢印の向きに流れている原料ガス
に作用して、作用された化合物を励起、分解せしめ、分
解した化合物が化学反応することによって、基体503に
価電子制御剤をドーピングされた堆積膜を形成するもの
である。512は排気バルブ、513は排気管であり、成膜空
間内を真空排気するための排気装置（図示せず）に接続
されている。
こうした装置を用いて、例えば価電子制御剤をドーピ
ングされた堆積膜を形成する場合、適当な基体503を支
持台502上に載置し、排気装置（図示せず）を用いて排
気管を介して成膜室501内を排気し、減圧する。
次いで必要に応じて基体を加熱し、ガス供給用ボンベ
よりSiH4,N2O,H2等の原料ガス及び価電子制御剤となるB
2H6,PH3等の原料ガスをガス導入管517を介して成膜室50
1内に導入し、成膜室内の圧力を所定圧力に保ちつつ、
プラズマ発生装置により成膜室501内にプラズマを発生
させ、基体503上にＡ−Si:H:O:B膜を形成する。
本発明に於て価電子制御剤によってドーピングされた
堆積剤と、価電子剤によりドーピングされない半導体特
性を有する堆積膜との堆積膜形成法は本質的に異なるも
のではあるが同一の堆積膜形成装置内に堆積膜形成手段
を配設することができる。この場合にはいずれが一方の
堆積膜形成手段を用いている場合には、他方の堆積膜形
成手段は中止させておく。
又、前記両者の堆積膜形成手段をゲートバルブ等を隔
てて隣接させて、連続的に堆積膜の形成を行なうことも
出来る。
本発明に於て使用される価電子制御剤としては、シリ
コン系半導体膜及びゲルマニウム系半導体膜の場合に
は、ｐ型の価電子制御剤、所謂ｐ型不純物として働く周
期率表第III族Ａの元素、例えばB,Al,Ga,In,Tl等を含む
化合物、及びｎ型の価電子制御剤、所謂ｎ型不純物とし
て働く周期率表第Ｖ族Ａの元素、例えばN,P,As,Sb,Bi等
を含む化合物を挙げることが出来る。
具体的には、NH3,HN3,N2H5N3,N2H4,NH4N3,PH3,P2H4,A
sH3,SbH3,BiH3,B2H6,B4H10,B5H9,B5H11,B6H10,B6H12,Al
（CH3）3,Al（C2H5）3,Ga（CH3）3,In（CH3）３等を有
効なものとして挙げることが出来る。
本発明に於いて使用される基体としては、形成される
堆積膜の用途に応じて適宜所望に応じて選択されるもの
であれば導電性でも電気絶縁性であっても良い。導電性
基体としては、例えば、NiCr、ステンレス、Al、Cr、M
o、Au、Ir、Nb、Ta、Ｖ、Ti、Pt、Pd等の金属又はこれ
等の合金が挙げられる。
電気絶縁性基体としては、ポリエステル、ポリエチレ
ン、ポリカーボネート、セルローズアセテート、ポリプ
ロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリ
スチレン、ポリアミド等の合成樹脂のフイルム又はシー
ト、ガラス、ゼラミック等が通常使用される。これらの
電気絶縁性基体は、好適には少なくともその一方の表面
が導電処理され、該導電処理された表面側に多の層が設
けられのが望ましい。
例えばガラスであれけば、その表面がNiCr、Al、Cr、
Mo、Au、Ir、Nb、Ta、Ｖ、Ti、Pt、Pd、In2O3、SnO2、I
TO（In2O3＋SnO2）等の薄膜を設ける事によって通電処
理され、或いはポリエステルフイルム等の合成樹脂フイ
ルムであれば、NiCr、Al、Ag、Pb、Zn、Ni、Au、Cr、M
o、Ir、Nb、Ta、Ｖ、Ti、Pt等の金属で真空蒸着、電子
ビーム蒸着、スパツタリング等で処理し、又は前記金属
でラミネート処理して、その表面が導電処理される。支
持体の形状としては、円筒状、ベルト状、板状等、任意
の形状とし得、所望によって、その形状が決定される。
基体は、基体と膜との密着性及び反応性を考慮して上
記の中より選ぶのが好ましい。更に両者の熱膨張の差が
大きいと膜中に多量の歪が生じ、良品質の膜が得られな
い場合があるので、両者の熱膨張の差が近接している基
体を選択して使用するのが好ましい。
又、基体の表面状態は、膜の構造（配向）や錐状組織
の発生に直接関係するので、所望の特性が得られる様な
膜構造と膜組織となる様に基体の表面を処理するのが望
ましい。
第１図は本発明の堆積膜形成法を具現するに好適な装
置の１例を示すものである。
第１図に示す堆積膜形成装置は、装置本体、排気系及
びガス供給系の３つに大別される。
装置本体には、ガス導入用の配管及びプラズマ発生装
置が設けられている。
101〜108は夫々、成膜する際に使用されるガスが充填
されているボンベ、101a〜108aは夫々ガス供給パイプ、
101b〜108bは夫々各ボンベからのガスの流量調整用のマ
スフロコントローラー、101c〜108cはそれぞれガス圧力
計、101d〜108d及び101e〜108eは夫々ブルブ、101f〜10
8fは夫々対応するガスボンベ内の圧力を示す圧力計であ
る。
120は真空チヤンバーであって、上部にガス導入用の
配管が設けられ、配管の下流に反応空間が形成される構
造を有し、且つ該配管のガス排出口に対向して、基体11
8が設置される様に基体ホールダー112が設けられた成膜
空間が形成される構造を有する。ガス導入用の配管は、
三重同心円配置構造となっており、中よりガスボンベ10
1,102よりのガスが導入される第１のガス導入管109、ガ
スボンベ103〜105よりのガスが導入される第２のガス導
入管110及びガスボンベ106〜108よりのガスが導入され
る第３のガス導入管111を有する。
各ガス導入管の反応空間へのガス排出には、その位置
が内側の管になる程基体の表面位置より遠い位置に配さ
れる設計とされている。即ち、外側の管になる程その内
側にある管を包囲する様に夫々のガス導入管が配設され
ている。
各導入管への各ボンベからのガスの供給は、ガス供給
パイプライン123〜125によって夫々なされる。
各ガス導入管、各ガス供給パイプライン及び真空チヤ
ンバー120はメイン真空バルブ119を介して不図示の真空
排気装置により真空排気される。
基体118は基体ホルダー112を上下に移動させることに
よって各ガス導入管の位置より適宜所望の距離に設置さ
れる。
本発明の場合、この基体とガス導入管のガス排出口の
距離は、形成される堆積膜の種類及びその所望される特
性、ガス流量、真空チヤンバーの内圧等を考慮して適切
な状態になる様に決められるが、好ましくは、数mm〜20
cm、より好ましくは5mm〜15cm程度とされるのが望まし
い。
113は、基体118を成膜時に適当な温度に加熱したり、
或は、成膜前に基体118を予備加熱したり、更には、成
膜後、膜をアニールする為に加熱する基体加熱ヒーター
である。
基体加熱ヒーター113は、導線114により電源115によ
り電力が供給される。
116は、基体温度（Ts）の温度を測定する為の熱電対
で温度表示装置117に電気的に接続されている。
真空チヤンバー120内にプラズマを発生させる為の126
は高周波伝達用の電極で、127の高周波発生用電源に接
続されている。
以下、実施例に従って、本発明を具体的に説明する。
参考例１ 第１図に示した堆積膜形成装置を使って、第２図に示
す薄膜トランジスター（以下「TFT」という）を作製し
た。
前記TFTは、コーニング社製7059ガラス234,非晶質シ
リコン層（第１層、厚さ7000Å）233,リンを高濃度にド
ープした非晶質シリコン層（第２層、厚さ500Å）232,
酸化シリコン層（第３層、厚さ1000Å）231,Al電極228,
229,230から構成されている。
本実験においては、リンを高濃度にドーピングした非
晶質シリコン層232の堆積にあたってはボンベ101に充填
されているSiH4ガスを流量15sccmで、ガス導入管109よ
り、ボンベ103に充填されているPH3/Heガス（PH3濃度10
00ppm）を流量3sccmでガス導入管110より、ボンベ107に
充填されているHeガスを流量30sccmで、ガス導入管111
より導入し、高周波伝達用電極126より発生する高周波
（13.56MHz）により実効出力30Wのプラズマを生起させ
リンを高濃度にドーピングした非晶質シリコン層を形成
させた。
非晶質シリコン層233及び酸化シリコン層231は堆積膜
形成用の気体状原料物質と、該原料物質に酸化作用をす
る性質を有する気体状ハロゲン系酸化剤とを真空チヤン
バー120内で混合反応させることにより堆積させた。
非晶質シリコン層233は、ボンベ101に充填されている
SiH4ガスを流量20sccmでガス導入管109より、ボンベ106
に充填されているF2ガスを流量10sccm,ボンベ107に充填
されているHeガスを流量100sccmでガス導入管111より真
空チヤンバー120内に導入した。
このとき、真空チヤンバー120内の圧力を真空バルブ1
19の開閉度を調整して0.7Toorにした。ガス導入口111と
基体との距離は3cmに設定した。SiH4ガスとF2ガスの混
合域で青白い発光が強くみられた。
酸化シリコン層231は、ボンベ101に充填されているSi
H4ガスを流量15sccmでガス導入管109より、ボンベ106に
充填されているN2Oガスを流量5sccm,ボンベ107に充填さ
れているHeガスを流量30sccmでガス導入管111より真空
チヤンバー120内に導入した。
このとき、真空チヤンバー120内の圧力を真空バルブ1
19の開閉度を調整して0.3Torrにした。
全層の形成にあたって基板温度は250℃に設定した。
本参考例によって作製したTFTは従来品より12％程度
改善されたon,off比を示した。
実施例１ 第１図に示した堆積膜形成装置を用い、本発明の堆積
膜形成法に従って第３図に示す太陽電池を作製した。
前記太陽電池は透明電極を蒸着したコーニング7059ガ
ラス300,P型の非晶質シリコン層（第１層，厚さ500Å）
301,i型の非晶質シリコン層（第２層，厚さ１μｍ）30
2,n型の非晶質シリコン層（第３層，厚さ500Å）303,Al
電極304から構成されている。
第１層301は参考例１で行ったと同じプラズマCVDによ
り、続いて第２層，第３層は参考例１の同じ、堆積膜形
成用の気体状原料物質と該原料物質に酸化作用をする性
能を有する気体状ハロゲン系酸化剤とを真空チヤンバー
120内で混合反応させることにより堆積させた。
本実施例による成膜条件を第１表に示した。
こうして得られた太陽電池は従来品より15％向上した
交換効率を示した。
実施例２ 第１図に示した堆積膜形成装置を用い、本発明の堆積
膜形成法に従って、第４図に示す電子写真用像形成部材
を作製した。
第４図に示す前記電子写真用像形成部材はAl製基体40
0、電荷注入防止層（第１層,Bをドーピングした非晶質
シリコン層0.5μｍ）404、感光層（第２層，非晶質シリ
コン層18μｍ）402、表面保護層（第３層，非晶質シリ
コンカーバイト層0.1μｍ）403から構成されている。
参考例１で示した方法により、第２表に示す成膜条件
によって電子写真用像形成部材を作製した。
本実施例によって得られた電子写真像形成部材は、従
来品よりも25％以上向上した帯電特性を示し、画像欠陥
の数も10％程度減少した。
本実施例によって得られた電子写真用像形成部材は、
従来品よりも30％以上向上した帯電特性を示し、画像欠
陥の数も10％程度減少した。
〔効果〕 以上の詳細な説明及び各実施例より、本発明の堆積膜
形成法によれば、界面特性の向上がなされた多層構成堆
積膜が省エネルギーを計ると同時に膜品質の管理が容易
で大面積に亘って均一物理特性の堆積膜が得られる。
又、生産性、量産性に優れ、高品質で電気的、光学的、
半導体的等の物理特性に優れた多層構成膜を簡便に得る
ことが出来る。
【図面の簡単な説明】
第１図は本発明の実施例に用いた成膜装置の模式的概略
図である。第２図は本発明の参考例に用いた薄膜トラン
ジスターの層構成の模式的概略図である。第３図は本発
明の実施例に用いた太陽電池の層構成の模式的概略図で
ある。第４図は本発明の実施例に用いた電子写真用像形
成部材の層構成の模式的概略図である。第５図は一般的
なプラズマCVD法で用いられる堆積膜形成装置の模式的
概略図である。 101〜108……ガスボンベ、 101a〜108a……ガスの導入管、 101b〜108b……マスフロメーター、 101c〜108c……ガス圧力計、 101d〜108d及び101e〜108e……バルブ、 101f〜108f……圧力計、 109,110,111……ガス導入管、 112……基体ホルダー、 113……基体加熱用ヒーター、 116……基体温度モニター用熱電対、 118……基体、 119……真空排気バルブ、 123〜125……ガス供給用パイプ、 126……高周波伝達用電極、 127……高周波発生用電源、 228……Al電極（ソース）、 229……Al電極（ゲート）、 230……Al電極（ドレイン）、 231……絶縁層、 232……ｎ型半導体層、 233……ｉ型半導体層、 234……ガラス基板、 300……透明電極をコーテイングしたガラス基板、 301……ｐ型半導体層、 302……感光層、 303……ｎ型半導体層、 304……Al電極、 400……Al基板、 401……電荷注入阻止層、 402……感光層、 403……表面保護層、 501……成膜室、 502……支持体、 503……基体支持台、 504……基体加熱用ヒーター、 505……導線、 506〜109……ガス供給源、 ａ……分岐管、 ｂ……流量計、 ｃ……圧力計、 d,e……バルブ、 510……原料ガス導入管、 511……プラズマ発生装置 512……排気バルブ、 513……排気管。 を夫々表わしている。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−165728（ＪＰ，Ａ) 特開 昭60−244022（ＪＰ，Ａ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】価電子制御された半導体薄膜を有する多層
    構造の薄膜半導体素子であって、 前記価電子制御された半導体の少なくとも一層を基板体
    上にプラズマCVD法によって形成した第１の半導体と、 該第１の半導体上にSiH4と、F2と、を1/5〜50/1の流量
    比で導入して反応室内を0.05〜10Torrにさせ化学接触さ
    せることで励起状態の前駆体を含む複数の前駆体を化学
    的に生成し、これらの前駆体の内少なくとも１つの前駆
    体を堆積膜構成要素の供給源として前記基体が室温〜70
    0℃に保持された前記第１の半導体上に形成した第２の
    半導体と、を有することを特徴とする薄膜半導体素子。
  2. 【請求項２】価電子制御された半導体薄膜を有する多層
    構造の薄膜半導体を形成する形成法は、 価電子制御された半導体の少なくとも一層を基体上にプ
    ラズマCVD法によって第１の半導体を形成する工程と、 該第１の半導体上にSiH4と、F2と、を1/5〜50/1の流量
    比で導入して反応室内を0.05〜10Torrにさせ化学接触さ
    せることで励起状態の前駆体を含む複数の前駆体を化学
    的に生成し、これらの前駆体の内少なくとも１つの前駆
    体を堆積構成要素の供給源として前記基体が室温〜700
    ℃に保持された前記第１の半導体上に第２の半導体を形
    成する工程と、を有することを特徴とする薄膜半導体素
    子の形成法。
JP60297835A 1985-12-28 1985-12-28 薄膜半導体素子及びその形成法 Expired - Lifetime JPH084070B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60297835A JPH084070B2 (ja) 1985-12-28 1985-12-28 薄膜半導体素子及びその形成法
US06/946,206 US4772570A (en) 1985-12-28 1986-12-24 Method for producing an electronic device having a multi-layer structure
FR868618271A FR2593965B1 (fr) 1985-12-28 1986-12-29 Procede de production d'un dispositif electronique a structure multicouche et le dispositif ainsi obtenu
DE19863644654 DE3644654A1 (de) 1985-12-28 1986-12-29 Verfahren zur herstellung einer elektronischen vorrichtung mit einer mehrschichtstruktur und eine hieraus erhaltene elektronische vorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60297835A JPH084070B2 (ja) 1985-12-28 1985-12-28 薄膜半導体素子及びその形成法

Publications (2)

Publication Number Publication Date
JPS62156813A JPS62156813A (ja) 1987-07-11
JPH084070B2 true JPH084070B2 (ja) 1996-01-17

Family

ID=17851768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60297835A Expired - Lifetime JPH084070B2 (ja) 1985-12-28 1985-12-28 薄膜半導体素子及びその形成法

Country Status (4)

Country Link
US (1) US4772570A (ja)
JP (1) JPH084070B2 (ja)
DE (1) DE3644654A1 (ja)
FR (1) FR2593965B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746729B2 (ja) * 1985-12-26 1995-05-17 キヤノン株式会社 薄膜トランジスタの製造方法
KR910003742B1 (ko) * 1986-09-09 1991-06-10 세미콘덕터 에너지 라보라터리 캄파니 리미티드 Cvd장치
JPS63233564A (ja) * 1987-03-23 1988-09-29 Canon Inc 接合型トランジスタの製造法
JPH0282575A (ja) * 1988-09-19 1990-03-23 Toshiba Corp 半導体装置およびその製造方法
US5178905A (en) * 1988-11-24 1993-01-12 Canon Kabushiki Kaisha Process for the formation of a functional deposited film by hydrogen radical-assisted cvd method utilizing hydrogen gas plasma in sheet-like state
JPH0653151A (ja) * 1992-06-03 1994-02-25 Showa Shell Sekiyu Kk アモルファスシリコン薄膜およびそれを応用した太陽電池
US5946587A (en) * 1992-08-06 1999-08-31 Canon Kabushiki Kaisha Continuous forming method for functional deposited films
EP0608633B1 (en) * 1993-01-28 1999-03-03 Applied Materials, Inc. Method for multilayer CVD processing in a single chamber
JP4714422B2 (ja) * 2003-04-05 2011-06-29 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． ゲルマニウムを含有するフィルムを堆積させる方法、及び蒸気送達装置
JP4954448B2 (ja) * 2003-04-05 2012-06-13 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 有機金属化合物

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31708A (en) * 1861-03-19 Improved device for coating pins
US3473978A (en) * 1967-04-24 1969-10-21 Motorola Inc Epitaxial growth of germanium
US3888705A (en) * 1973-12-19 1975-06-10 Nasa Vapor phase growth of groups iii-v compounds by hydrogen chloride transport of the elements
US4146657A (en) * 1976-11-01 1979-03-27 Gordon Roy G Method of depositing electrically conductive, infra-red reflective, transparent coatings of stannic oxide
USRE31708E (en) 1976-11-01 1984-10-16 Method of depositing electrically conductive, infra-red reflective, transparent coatings of stannic oxide
GB2038086A (en) * 1978-12-19 1980-07-16 Standard Telephones Cables Ltd Amorphous semiconductor devices
US4239811A (en) * 1979-08-16 1980-12-16 International Business Machines Corporation Low pressure chemical vapor deposition of silicon dioxide with oxygen enhancement of the chlorosilane-nitrous oxide reaction
US4363828A (en) * 1979-12-12 1982-12-14 International Business Machines Corp. Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas
JPS5710920A (en) * 1980-06-23 1982-01-20 Canon Inc Film forming process
US4522663A (en) * 1980-09-09 1985-06-11 Sovonics Solar Systems Method for optimizing photoresponsive amorphous alloys and devices
US4357179A (en) * 1980-12-23 1982-11-02 Bell Telephone Laboratories, Incorporated Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique
IE53485B1 (en) * 1981-02-12 1988-11-23 Energy Conversion Devices Inc Improved photoresponsive amorphous alloys
US4421592A (en) * 1981-05-22 1983-12-20 United Technologies Corporation Plasma enhanced deposition of semiconductors
US4402762A (en) * 1981-06-02 1983-09-06 John Puthenveetil K Method of making highly stable modified amorphous silicon and germanium films
JPS5833829A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 薄膜形成装置
US4652463A (en) * 1982-03-29 1987-03-24 Hughes Aircraft Process for depositing a conductive oxide layer
JPS58170536A (ja) * 1982-03-31 1983-10-07 Fujitsu Ltd プラズマ処理方法及びその装置
US4462847A (en) * 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
US4504518A (en) * 1982-09-24 1985-03-12 Energy Conversion Devices, Inc. Method of making amorphous semiconductor alloys and devices using microwave energy
US4615905A (en) * 1982-09-24 1986-10-07 Sovonics Solar Systems, Inc. Method of depositing semiconductor films by free radical generation
JPS59159167A (ja) * 1983-03-01 1984-09-08 Zenko Hirose アモルフアスシリコン膜の形成方法
JPS59199035A (ja) * 1983-04-26 1984-11-12 Fuji Electric Corp Res & Dev Ltd 薄膜生成装置
JPS6024402A (ja) * 1983-07-20 1985-02-07 Mitsubishi Heavy Ind Ltd 皮膜厚さ測定方法
JPS6026664A (ja) * 1983-07-22 1985-02-09 Canon Inc アモルフアスシリコン堆積膜形成法
DE3429899A1 (de) * 1983-08-16 1985-03-07 Canon K.K., Tokio/Tokyo Verfahren zur bildung eines abscheidungsfilms
JPS6043819A (ja) * 1983-08-19 1985-03-08 Semiconductor Energy Lab Co Ltd 気相反応方法
US4637938A (en) * 1983-08-19 1987-01-20 Energy Conversion Devices, Inc. Methods of using selective optical excitation in deposition processes and the detection of new compositions
JPS60165728A (ja) * 1984-02-08 1985-08-28 Toshiba Corp 薄膜形成方法
US4645689A (en) * 1984-02-17 1987-02-24 At&T Bell Laboratories Deposition technique
JPS60243663A (ja) * 1984-05-18 1985-12-03 Kyocera Corp 電子写真感光体
US4624736A (en) * 1984-07-24 1986-11-25 The United States Of America As Represented By The United States Department Of Energy Laser/plasma chemical processing of substrates
US4657777A (en) * 1984-12-17 1987-04-14 Canon Kabushiki Kaisha Formation of deposited film
JPH07101751B2 (ja) * 1985-03-28 1995-11-01 キヤノン株式会社 光起電力素子の製造方法
JPH07113911B2 (ja) * 1992-07-28 1995-12-06 工業技術院長 ジョブ分散均等化方式

Also Published As

Publication number Publication date
DE3644654A1 (de) 1987-07-30
FR2593965A1 (fr) 1987-08-07
DE3644654C2 (ja) 1990-02-08
US4772570A (en) 1988-09-20
JPS62156813A (ja) 1987-07-11
FR2593965B1 (fr) 1991-04-26

Similar Documents

Publication Publication Date Title
US4771015A (en) Method for producing an electronic device having a multi-layer structure
US4735822A (en) Method for producing an electronic device having a multi-layer structure
JPH0746729B2 (ja) 薄膜トランジスタの製造方法
US4812325A (en) Method for forming a deposited film
US4812328A (en) Method for forming deposited film
JPH084070B2 (ja) 薄膜半導体素子及びその形成法
US4822636A (en) Method for forming deposited film
US4801474A (en) Method for forming thin film multi-layer structure member
EP0234094B1 (en) Method for forming deposited film
US4766091A (en) Method for producing an electronic device having a multi-layer structure
EP0228910B1 (en) Apparatus for forming deposited film
EP0264505A1 (en) Method for forming a deposited film
JP2637396B2 (ja) 堆積膜形成法
JP2704986B2 (ja) 薄膜半導体素子及びその形成方法
JP2637397B2 (ja) 堆積膜形成法
JPH084069B2 (ja) 薄膜半導体素子及びその形成法
JPH0651907B2 (ja) 薄膜多層構造の形成方法
JPS62163314A (ja) 薄膜多層構造およびその形成方法
JPH0645882B2 (ja) 堆積膜形成法
JP2547728B2 (ja) 堆積膜形成装置
JPH0645883B2 (ja) 堆積膜形成法
JPH0645895B2 (ja) 堆積膜形成装置
JPH0647729B2 (ja) 堆積膜形成法
JPS63136617A (ja) 堆積膜形成法
JPH0645884B2 (ja) 堆積膜形成法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term