JPS5890216A - 回転記録媒体の定線速度回転制御装置 - Google Patents

回転記録媒体の定線速度回転制御装置

Info

Publication number
JPS5890216A
JPS5890216A JP56186870A JP18687081A JPS5890216A JP S5890216 A JPS5890216 A JP S5890216A JP 56186870 A JP56186870 A JP 56186870A JP 18687081 A JP18687081 A JP 18687081A JP S5890216 A JPS5890216 A JP S5890216A
Authority
JP
Japan
Prior art keywords
signal
circuit
recording medium
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56186870A
Other languages
English (en)
Inventor
Terukazu Kaneko
金子 照和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56186870A priority Critical patent/JPS5890216A/ja
Publication of JPS5890216A publication Critical patent/JPS5890216A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/18Controlling the angular speed together with angular position or phase
    • H02P23/186Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rotational Drive Of Disk (AREA)
  • Control Of Velocity Or Acceleration (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は回転記録媒体の回転制御装置に係り、特に線
速度を一定として記録されているディジタルオーディオ
ディスクを+Jf生する場合に必要とされる一定線速度
回転の制御に関する。
例えばレコード盤のようにピックアップが盤のどの部分
にあっても一定回転数で回転するものでは盤の内側はど
記録ピッチが短くなり、再生可能な領域は限定される。
すなわち内側は有効に使用できないから盤上の記録面積
が挟まり演奏時間も短い。このような定回転数のものに
対して、ピックアップが盤のどの位置にあってもピック
アップと盤との相対速度が一定となるように盤を回転さ
部分を使用でき、演奏時間も長くとれる利点がある。
定線速度の盤を再生するための従来の回転制御の例を第
1図を用いて説明する。第1図に於て、1はデータ信号
を検出するセンサ13を内から外への接点はセンサ13
の位置に対応する。5はボテンシ目メーメの接点位置全
電圧値に変換する位置−電圧変換器であって、以後P−
V変換器と呼ぶ。
9は加算器であって、p−v変換器5の出力と後述する
回転位相の誤差信号とを加えてモータ駆動回路100入
力とする。モータ駆動回路10は′成力増幅を行いモー
タ11を駆動する。、盤12の中心からセンサ13の位
置までの距離をrとしたときモータ11の回転数nはn
−1(/rK:定数となる。今回転の位相を無視しセン
サ13の位置と回転数のみ考慮すれば、ポテンショメー
タ2− P −V変換器5−加算器9−駆動回路]0の
ループでセンサ13の位置に対する回転数を決定するこ
とになり、このループのいずれかに口= K、/、の帖
の非直線性を持たせなければならないが、′P!通P−
V変換器5にこの特性を持たせる1、七ンーリーで検出
したデータはPLL回路6の入力端へ接続される。I’
 [、L回路6は入力データに位相ロックしたクロック
を発生してこれをカウンタ7へ供給する1、4tま回転
位相を決定する基準信号の人力AIAで・うって位相比
較器8の二つの入力端のうちの一方へ人力される1、カ
ウンタ7はPLL回路6で発生したクロック全カウント
ダウンして基準信号の周波数と同じ周波数に変換しだク
ロックを位相比較器8の他の入力端へ加える。位相比較
器8は両入力端の位相ずれに応じた電圧を発生してこれ
を加算器9の一方の入力端に加える。
このようにして回転の位相が1tlll呻される。この
ようなシステムでは、位相側o1vするため必要とする
PLL回路6がデータ信り・とロックするようになすに
は、あらかじめ回転数分P L L回路6の中心周波数
とデータ周波数がかなり近くなるようにしておかなけれ
ばならない。このためにはP−■変換器5の非直線特性
を厳しく設定しなければならないことになる。ボテン/
−Jメータ2は長時間使用すれば摺動画に劣化を来たし
使用時間と供に誤差を生じてくる。ボテンシ四メータは
トランジスタ。
集積回路、抵抗コンデンサに比して割高であるし、装置
を大きくする要因ともなる。又長いドロップアウトを考
慮していないため回転位相がずれる恐れがある。
本発明は上記の点を謹み、従来の欠点を改良した定線速
度回転制御装置を提供することを目的とする。そのため
、回転制御方式として位相制御とともに周波数制御を採
用するものである。また、その場合、周波数制御は、円
盤に記録された情報データの信号をそのまま利用し、ま
た位相制御は、同じく情報データ中に周期的に設けられ
ている固定パターン線中のブロック同期信号を検出して
行う。
以下、図面を用いて本発明の詳細な説明する。
まず、円盤に記録される情報データのフォーマットにつ
いて説明する。第2図は情報データの記録パターンを示
すものである。・情報データはデータブロックに分割さ
れ記録される。ひとつのデータブロックは、固定パター
ン部、記録データ部、およびパリティチェック部とによ
多構成される。
固定パターン部には、後に控える記録データ部に記録さ
れている音声等のデータ信号を再生する際の基準信号、
ならびにブロック同期信号が収納されている。記録デー
タ部には変調された音声信号が記録されている。、変調
方式としては、例えばMFM変調が挙げられる。
記録データ線中に出現する音声変調信号のうちの論理「
1」は、悶々のデータブロック中ではその出現回数が異
なるが、全体全平均すればその出現回数は一定である。
例えばMl”M変調方式ではbである。本発明はこのこ
とを利用し、この一定の出現回数をもとに周波数を規定
し、変調音声信号を再生して得られる論理「l」の出現
回数を検知して周波数制御を行う。まだ、先に述べたよ
うに、情報を再生した場合、固定パターン部よシ周期的
に検出される同期信号により、正しい位相を保って再生
が行われているかを検9.(JL、位相制御を行う。
次に、第3図に本発明の定線速度回転制御装置の回路ブ
ロック図を示す。センサ13で検出したデータ信号はド
ロップアウト補償器14の一方の入力端、PLL回路1
5の入力端ブロック同期検出保護回路16の一方の入力
端に加えられる。ドロップアウト補償回路14は入力デ
ータである変調音声信号のドロップアウトの有無を検出
し、ドロップアウトの無い場合には入力データ信号をそ
のまま出力し、ドロップアウトが生じた場合には、ドロ
ップアウトの部分にカウンタ118からの(8号を@填
して出力するようにしたものである。このドロップアウ
ト補償器14は例えば第4図のように構成できる。
第4図に於て21は両エツジ検出回路でセンサ13によ
り検出されたデータ信号の立ち上り、立ち下りの部分を
検知して両エツジに対応したパルスを発生する。両エツ
ジ検出回路21の出力はIJ ) IJガープルモノマ
ルチバイブレータ22と、オア回路24の一方の入力端
に加えられる。IJ ) IJガーブルモノマルチバイ
ブレータ22は入力パルスがある期間欠けた場合パルス
を発生する。この個数はリドリガープルモノマルチバイ
ブレー2220時定数で決定する6、リドリガープルモ
ノマルチバイブレータ22の出力はアンド回路23の一
方の入力とされる。
アンド回路23の他入力端ケこは、ドロップアウト期間
補填すべき信号がカウンタI 18より加えられ、出力
端はオア回路240曲の入力端に接続される。
ドロップアウトが生じ九場合、リドリガープルモノマル
チバイブレータ22の出力端にパルスが発生し、このパ
ルス期間アンド回路23のゲートが開かれ補填すべき信
号がオア回路24の他入力端に加わり、オア回路24は
、ドロップアウトの部分が補填信号によって前項された
信号を出力する。
このドロップアウト捕虜Xf +4の出力は周波数−電
圧変換器17(以?& F −V変換器と呼ぶ)に加え
られる。F −V g換器171−J:人力信号の周波
数に対応した電圧を発生するもので例えば第5図のよう
な構成によって実現でべろ。すなわち、F−V変換器1
7ハ、モノマルチバイブレータ26トローバスフイルタ
27とにより構成されている。モノマルチバイブレータ
26の入力端には、ドロップアウト補償器14からのパ
ルス信号が供給される。モノマルチバイブレータ26は
、このパルス信号をトリガーパルスとして受は入れ、新
たにパルス信号を発生スル。このパルスのパルス幅を定
めるモノマルチバイブレータ26の1寺定数は、伝送レ
ートに相当する周期のほぼ半分に選ばれる。モノマルチ
バイブレータ26が出力するパルス信号は、ローパスフ
ィルタ27に供給される。ローパスフィルタ27ハ、人
力されたパルス信号を平滑化し、一定時間当りのパルス
密度に応じた電圧を出力する。以上により、円盤120
回転周波数に応じた電圧がF−V変換器17によシ得ら
れる。なお、上記のモノマルチバイブレータ26に入力
されるトリガパルスは、もともとが円盤12に記録され
ている変調音声信号をもととするものであシ、その論理
「1」の平均された出現回数に応じて定められるべきも
のであるため、短時間の円盤120回転では、論理rL
lの出願回数が期待される値と異なることがあり、周波
数制御がうまく行なわれない虞れがある。これを防ぐた
めにローバスフィルり27の時定数は大きくとられてい
る。
1=” −V変換器17の出力rj: 7JI+算器9
の一方の入力端に加えられる。加算器9の他の入力端に
は後述する回転位相信号が加えられる。加算器9の出力
は、駆動回路10で電圧増幅されて、モータ11を駆動
する。ここまで説明したことは、いわゆる周波数制御に
あたる。このように盤から再生したデータ信号を用いて
周波数制御を行っているためセンサー13がどのような
位置にあってもデータの伝送レートが一定になるように
制御される。
なお、説明が前後するが、PLL回路15は入力データ
信号にロックしたクロック信号を発生し、これはカウン
タ■18、およびブロック同期検出保護回路16の他の
入力端に加えられる。カウンター18はクロック信号を
適宜カウントダウンして先述ドロップアウト発生時の補
填用の(d号としてドロップアウト補償器14の他の入
力端に接続される。変調方式によって、先述、第3図面
エツジ検出器21の出力に発生するパルスの出現確率が
異るだめ、この確率に相当するようにカウンタI 18
のカウント数を設定しておく。
さて、ブロック同期検出保護回路16は、データ中に含
まれているブロック同期信号を検出し、ドロップアウト
が生じた場合でも、ブロック同期信号が消失しないよう
に保護する回路であって、データブロックごとに周期的
にパルスを出力する。
ドロップアウトが生じた場合の補填信号はPLL回路1
5よシ供給される。この出力は、カランタテ■19に加
工られる。カウンタII 19のカウント数は、端子4
から位相比較器加の一入力端に加えられている回転位相
を決定する基準信号の周波数に一致するように決めであ
る。カウンタIF 19の出力は、位相比較器加の他の
入力端に加えられ基準信号とカウンタn 19の位相差
に応じたは圧を発生し、加算器9の他の入力端に加えら
れる。このようにして位相的にも回転制御が行われる。
以上の如く、本発明による定線速度回転制御装置はすべ
て盤から検出されるデータ信号をもととして制御するた
め、ボテンシ冒メータのような位置検出の部分が不要と
なり、また従来において設定が難しかった非直線的特性
は周波数制御系で自動的に制御されるため、初期設定に
労を費すことがない。なお、実施例においてはドロップ
アウト補償器を設けて、ドロップアウトが生じた場合で
も回転位相に変動を起すことが無いようにしているが、
ドロップアウトが少ない場合には、ドロップアウト補償
器14は省略してもか盪わない。
【図面の簡単な説明】
第1図は従来の定線速度制御装置の回路ブロック図、第
2図は回転記録媒体に記録される情報の記録パターンを
示す1凶、第3図は本発明による短線速度制御装置の回
路ブロック図、第4図、第5図はそれぞれ第3南に示さ
れるドロップアウト補償器と周波数−電圧変換器を説明
する図である2゜9・・・加1回路、   10・・・
モータ駆動回路、11・・・モー タ、     I2
・・・円 盤、13・・・セ ンサ、15・・・PLL
回路、16・・・同期検出保護回路、17・・・周波数
−・直圧変換回路、18・・・カウンタ1119・・・
カウンタ■、加・・・位相比較器。 代理人 弁理士  則 近 a 重 信1名 第  1 図 第2図

Claims (1)

    【特許請求の範囲】
  1. 周期的に設けられるブロック同期信号および前記ブロッ
    ク同期信号の間に設けられる2鵡符号列に変調された記
    録データ信号とが記録されている回転記録媒体を回転さ
    せる、駆動モータと、前記駆動モータにより回転される
    回転記録媒体の回転に応じて情報の読み出しを行い回転
    する回転記録媒体の径方向に移送される再生素子と、前
    記再生素子によシ再生される信号の論理「l」もしくは
    論理「0」のいずれか一方のパルスを横加し、回転周波
    数に応じて検出される前記パルスの出現回数に応じた1
    圧を発生する周波数制御手段と、前記再生素子により検
    知される前記回転記録媒体に周期的に記録されている同
    期データ信号と予め設定された回転位相全規定する位相
    の基準信号とを比較し両者の誤差に応じた4圧を発生す
    る位相制御手段と、前記周波数制御手段ならびに位相制
    御手段とによ多発生された電圧により前記再生素子と回
    転記録媒体との相対線速度が一定となるように前記駆動
    モータの回転を駆動制御する手段とを有することを特徴
    とする回転記録媒体の定線速度回転制御装置。
JP56186870A 1981-11-24 1981-11-24 回転記録媒体の定線速度回転制御装置 Pending JPS5890216A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56186870A JPS5890216A (ja) 1981-11-24 1981-11-24 回転記録媒体の定線速度回転制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56186870A JPS5890216A (ja) 1981-11-24 1981-11-24 回転記録媒体の定線速度回転制御装置

Publications (1)

Publication Number Publication Date
JPS5890216A true JPS5890216A (ja) 1983-05-28

Family

ID=16196106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56186870A Pending JPS5890216A (ja) 1981-11-24 1981-11-24 回転記録媒体の定線速度回転制御装置

Country Status (1)

Country Link
JP (1) JPS5890216A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61233469A (ja) * 1985-04-08 1986-10-17 Sony Corp 再生装置
JPH06208756A (ja) * 1992-10-01 1994-07-26 Samsung Electron Co Ltd 光ディスクシステムのスピンドルモーター制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61233469A (ja) * 1985-04-08 1986-10-17 Sony Corp 再生装置
JPH06208756A (ja) * 1992-10-01 1994-07-26 Samsung Electron Co Ltd 光ディスクシステムのスピンドルモーター制御回路

Similar Documents

Publication Publication Date Title
KR880000901B1 (ko) 디스크 재생장치
EP0763825A2 (en) Data detection apparatus
JPH0294063A (ja) 記録データ読取り方式
US4647828A (en) Servo system
JP2581074B2 (ja) デジタルpll回路
EP0319218B1 (en) Data reproducing apparatus
JPS5890216A (ja) 回転記録媒体の定線速度回転制御装置
JPH08167239A (ja) 再生装置及び回転サーボ回路
US4912573A (en) Digital data reproducing apparatus having recording modulation mode detection
JP2574746B2 (ja) デイジタル信号再生装置
JPH01307317A (ja) Pll回路
JPS58100206A (ja) デジタル信号の再生装置
JP2661040B2 (ja) デジタルpll回路
JPH0312065A (ja) ディスクの回転制御装置
KR0179114B1 (ko) 다중재생 모드를 갖는 디브이씨알의 재생방법
JPH01138658A (ja) 同期制御装置
JPS6231068A (ja) デジタル信号再生装置の速度制御装置
JPH0154957B2 (ja)
JP2659999B2 (ja) ヘリカルスキャン方式のテープ再生装置
JPH0544924Y2 (ja)
JPH07141781A (ja) データ再生用pll回路の制御装置
JP2002150696A (ja) 再生装置
JPS627619B2 (ja)
JPS6384207A (ja) Pll制御回路
JPH0526264B2 (ja)