JPS5890749A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5890749A JPS5890749A JP57076942A JP7694282A JPS5890749A JP S5890749 A JPS5890749 A JP S5890749A JP 57076942 A JP57076942 A JP 57076942A JP 7694282 A JP7694282 A JP 7694282A JP S5890749 A JPS5890749 A JP S5890749A
- Authority
- JP
- Japan
- Prior art keywords
- brazing
- brazing material
- wall member
- area
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W95/00—Packaging processes not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、とくlころう付技術を必要
とする半導体装置に係るものである。
とする半導体装置に係るものである。
小皺電子11路装置、特に混成集積回路或いは高周波用
半導体装置の発展に伴い稚々の絶縁材料が使用される様
になった0周知の如く最近半導体装置の小屋化の強調と
透気的特性面からの要求から使用される材料並びに物理
的な構造に大きな制約がかかり、要求される特性の全て
を満足せしめる為にはかなり困難な問題が存する0その
内の賞賛1j問題はろう付である◎半導体素子搭載用基
板又は容器等の限られた面積に装置構成体をろう付する
際、所定のろう付強度を確保する為にはその構成材料の
性質、メタライズ技術、ろう付技術の調和がとれていな
いといけないが、高側m特性尋の電気的な面や単なるろ
う付技術の面からだけではこの調和をとることはできな
いことが多い。例え4i第1図に示す如く絶縁基板lの
表面にメタライズ層2を施し、該層2に平型のリード3
をろう付する場合に、要求されるろう付強度を得る為に
はメタライズ層の幅、リードの幅、ろう材4の量を適宜
に選択しなければならない0例えば絶縁基板1として、
lI!電率か低く且つ熱放散のよいべIJ IJアセラ
ミックを採用し、所望の特性インピーダンスを保有せし
める電子回路基板を製作する場合には、電気的特性を優
先せしめる必要からメタライズ層の輪、リードの幅に制
限をうけ、所定のメタライズ強度、ろう付強度を得る事
が困難な事が多い。特に高絢波領域に使用する電子回路
に於いてその影譬は顕著である。この解決の為に今迄種
々提案されている方法として、第2図に示す如く絶縁基
板1の上に投砂られたメタライズ層2に外部引出リード
3をろう材4でろう付する際に出来るだけろう付部にろ
う材4が掴まる様にして歪の緩和を計るとか、或いは第
3図に示す如く絶縁基板lのm面の一部にメタライズ層
2“を設けてろう付の際のろう溜を生じせしめてろう付
強度を増加せしめる方法がある。その他外部引出リード
3のろう何部分に孔を設けたり又は第4図に示す如き形
状にしてろう材4か溜り易くした。すする方法も提案さ
れている。
半導体装置の発展に伴い稚々の絶縁材料が使用される様
になった0周知の如く最近半導体装置の小屋化の強調と
透気的特性面からの要求から使用される材料並びに物理
的な構造に大きな制約がかかり、要求される特性の全て
を満足せしめる為にはかなり困難な問題が存する0その
内の賞賛1j問題はろう付である◎半導体素子搭載用基
板又は容器等の限られた面積に装置構成体をろう付する
際、所定のろう付強度を確保する為にはその構成材料の
性質、メタライズ技術、ろう付技術の調和がとれていな
いといけないが、高側m特性尋の電気的な面や単なるろ
う付技術の面からだけではこの調和をとることはできな
いことが多い。例え4i第1図に示す如く絶縁基板lの
表面にメタライズ層2を施し、該層2に平型のリード3
をろう付する場合に、要求されるろう付強度を得る為に
はメタライズ層の幅、リードの幅、ろう材4の量を適宜
に選択しなければならない0例えば絶縁基板1として、
lI!電率か低く且つ熱放散のよいべIJ IJアセラ
ミックを採用し、所望の特性インピーダンスを保有せし
める電子回路基板を製作する場合には、電気的特性を優
先せしめる必要からメタライズ層の輪、リードの幅に制
限をうけ、所定のメタライズ強度、ろう付強度を得る事
が困難な事が多い。特に高絢波領域に使用する電子回路
に於いてその影譬は顕著である。この解決の為に今迄種
々提案されている方法として、第2図に示す如く絶縁基
板1の上に投砂られたメタライズ層2に外部引出リード
3をろう材4でろう付する際に出来るだけろう付部にろ
う材4が掴まる様にして歪の緩和を計るとか、或いは第
3図に示す如く絶縁基板lのm面の一部にメタライズ層
2“を設けてろう付の際のろう溜を生じせしめてろう付
強度を増加せしめる方法がある。その他外部引出リード
3のろう何部分に孔を設けたり又は第4図に示す如き形
状にしてろう材4か溜り易くした。すする方法も提案さ
れている。
しかしなから第2図の場合は実質的にろう材4が外部引
出リード3の他の部分に流れてしまうのでろう溜を歩留
よくつくる事は困難であり、接続強度も弱い。又第3図
の如き構成の場合には絶縁基板1の側面メタライズ層!
と層面メタライズ2′の間の実質的靜電容蓋を増加せし
めて電気的特性を損わしめる欠点がある。又外部引出リ
ードすなわちろう封体の形状に工夫をこらしても多少ろ
う溜歩留がよくなるだけで本質的な解決は得られない。
出リード3の他の部分に流れてしまうのでろう溜を歩留
よくつくる事は困難であり、接続強度も弱い。又第3図
の如き構成の場合には絶縁基板1の側面メタライズ層!
と層面メタライズ2′の間の実質的靜電容蓋を増加せし
めて電気的特性を損わしめる欠点がある。又外部引出リ
ードすなわちろう封体の形状に工夫をこらしても多少ろ
う溜歩留がよくなるだけで本質的な解決は得られない。
一方電子回路の組立面から考えた場合に、ろう材が流出
して電子回路素子をマウントする所又は金属細線等でボ
ンディングする所に種々のトラブル例えばろう材拡散に
よりマウント又はボンディングが不可能になるとか或い
はマウントが出来ても熱抵抗を増大せしめるとか、接続
浮遊容量を増すとか又はボンディングが出来てもボンデ
ィング強度が器いとか、長期の寿命試験でボンディング
強度が洛ちてくる岬の欠点がある0中でも半導体素子を
気密に封入する容器構造において、封入用壁部材のろう
付は極めて欠点が多く困難であった〇本発明の目的は、
被ろう封体、その他の電気的、機械的特性を劣化させる
ことなく、壁部材のろう付強度を容易に確保することが
できる構造の半導体装置を提供することにある。
して電子回路素子をマウントする所又は金属細線等でボ
ンディングする所に種々のトラブル例えばろう材拡散に
よりマウント又はボンディングが不可能になるとか或い
はマウントが出来ても熱抵抗を増大せしめるとか、接続
浮遊容量を増すとか又はボンディングが出来てもボンデ
ィング強度が器いとか、長期の寿命試験でボンディング
強度が洛ちてくる岬の欠点がある0中でも半導体素子を
気密に封入する容器構造において、封入用壁部材のろう
付は極めて欠点が多く困難であった〇本発明の目的は、
被ろう封体、その他の電気的、機械的特性を劣化させる
ことなく、壁部材のろう付強度を容易に確保することが
できる構造の半導体装置を提供することにある。
本発明の上記目的は、壁部材が接続される金属板の表面
において前記壁部材が当接される部分にろう材にぬれや
すい金属部材を選択的に設け、この金属部材と前記4i
1部材とをろう付したことを特徴とする半導体装置によ
って達成される。
において前記壁部材が当接される部分にろう材にぬれや
すい金属部材を選択的に設け、この金属部材と前記4i
1部材とをろう付したことを特徴とする半導体装置によ
って達成される。
本発明の半導体装置はこの様にろう材が濡れ易い(なじ
み易い)金属部材によってろう付部を限定し、その部分
にのみろう材がたまるようにし、かつ前記金属層の周辺
がろう材流出をせき止める境界として作用するようにし
て、この金属層き近接する金属板上へろう材が拡散しな
いように工夫されている。
み易い)金属部材によってろう付部を限定し、その部分
にのみろう材がたまるようにし、かつ前記金属層の周辺
がろう材流出をせき止める境界として作用するようにし
て、この金属層き近接する金属板上へろう材が拡散しな
いように工夫されている。
即ち単Iζ金属板にろう付するのではなく、そのろう付
すべき部分以外にろう材が流れないようにろう材に濶れ
易い金属層を設け、金属板の方へろう材が拡散しlいよ
うにして従来の技術に於いて生ずるろう材の流出に基づ
く前記の如き種々の障害を防止するものである。
すべき部分以外にろう材が流れないようにろう材に濶れ
易い金属層を設け、金属板の方へろう材が拡散しlいよ
うにして従来の技術に於いて生ずるろう材の流出に基づ
く前記の如き種々の障害を防止するものである。
また換言すれば、本発明は、金14板としてろう材が溺
れにくい金属体を用い、ろう付すべき部分をろう材が鍋
れ易い金属部材で被着することにより前記金属体の素面
とくにろう材がぬれやすい金属部材との境界部でろう材
か金属部材側に収縮するようにしてろう材の流出に対す
る塞き止め部として作用せしめることを特徴とする壁部
材の取り付は構造である。
れにくい金属体を用い、ろう付すべき部分をろう材が鍋
れ易い金属部材で被着することにより前記金属体の素面
とくにろう材がぬれやすい金属部材との境界部でろう材
か金属部材側に収縮するようにしてろう材の流出に対す
る塞き止め部として作用せしめることを特徴とする壁部
材の取り付は構造である。
次に本発明の主旨を更に具体的に明白にする為m間
に実施例に基き −゛を参照しながら説明する〇
第5図は本発明に係る半導体装置の一実施例を説明する
為の断面図である。
為の断面図である。
第5図に示す如く、スタッド(放熱体)16(例えば放
熱性のよい銅)に通常の積層セラミック技術化基いた絶
縁壁部材1? (flえはアルミナ)(該絶縁部材17
には容器の電極となるべきメタライズ層18及び前記ス
タッド16にろう付する為のメタライズ層18’が設け
られている)をろう付し、この壁部材の上側に外部引出
リード13をろう付して容器を形成し、該容−の内部に
半導体素子19(例えばトランジスタ)をマウントし金
属細線(Nえば金線)加、加′によって 前記半導体素
子19の電極と該半導体容器とを電気的に接続してなる
半導体装置例えばFBTに於いて、 スタッド16と絶
縁壁部材!7とをろう材14(例えば鉄鋼共晶ろう)で
ろう付の際に、スタッド16のろう何部分のみに選択的
にろう材14が濡れ易い金属層15 (例えばNi)を
クラッドしておくとろう材14が容器の内部に流れこま
ないので、半導体講子19のマウント部および金属細線
加′のボンディング部に対して著しく信頼度が増すO 本実施例に於いては部分的にとくに壁部材底面が411
される場所に選択的にろう材14が濡れ易い金属層15
をスタッド16上にあえて設けている力ζこれは金属層
15のみに集中してろう材がもつ上がるようにして壁部
材17との縁続!I!lVを向上させるとともに、ろう
材を加熱した時溶融したろう材がスタッド上を拡散して
その拡散力によって壁部材の取り付は位置がずれてしま
い、その後のボンディング作業に支障をきたしていた従
来の欠点を有効に防止できる。また、壁部材を取り付け
るに適したろう材が半導体素子をマウントするに適した
ろう材と一致しない場合が多く、この場合両ろう材の融
点が違うため集子マウント用ろう拐の方が融点の高いも
のを選ばなければならなかった。すなわち、どうしても
融点の高い方のろう材で先にろう付しその後融点の低い
ろう材でろ・)付しなければ、これが逆だと低融点ろう
材が再度溶融して異常拡散をおこしたり、高融点ろう材
と接触して化学反応をおこしたりしてしまうからである
。従って作業性の面から考えても中央部を先にろう付す
る方がよいため、どうしてもii&jk!点ろう材を素
子マウント用として使用しなければならない場合があっ
た〇しかし高融点ろう材だと両温を要するため素子に対
する悪影響が大きく、素子の不純物濃度や接合深さが変
化して特性劣化をもたらしていた。これ−ζ対して、本
発明では素子マウント用として低融点ろう材を使用して
も、壁部材取り付は用のろう材の拡散がないため両省か
混融することはなく、素子の特性安定化や作業性の面に
おいても従来では予期できない効果をもっているといえ
る。
熱性のよい銅)に通常の積層セラミック技術化基いた絶
縁壁部材1? (flえはアルミナ)(該絶縁部材17
には容器の電極となるべきメタライズ層18及び前記ス
タッド16にろう付する為のメタライズ層18’が設け
られている)をろう付し、この壁部材の上側に外部引出
リード13をろう付して容器を形成し、該容−の内部に
半導体素子19(例えばトランジスタ)をマウントし金
属細線(Nえば金線)加、加′によって 前記半導体素
子19の電極と該半導体容器とを電気的に接続してなる
半導体装置例えばFBTに於いて、 スタッド16と絶
縁壁部材!7とをろう材14(例えば鉄鋼共晶ろう)で
ろう付の際に、スタッド16のろう何部分のみに選択的
にろう材14が濡れ易い金属層15 (例えばNi)を
クラッドしておくとろう材14が容器の内部に流れこま
ないので、半導体講子19のマウント部および金属細線
加′のボンディング部に対して著しく信頼度が増すO 本実施例に於いては部分的にとくに壁部材底面が411
される場所に選択的にろう材14が濡れ易い金属層15
をスタッド16上にあえて設けている力ζこれは金属層
15のみに集中してろう材がもつ上がるようにして壁部
材17との縁続!I!lVを向上させるとともに、ろう
材を加熱した時溶融したろう材がスタッド上を拡散して
その拡散力によって壁部材の取り付は位置がずれてしま
い、その後のボンディング作業に支障をきたしていた従
来の欠点を有効に防止できる。また、壁部材を取り付け
るに適したろう材が半導体素子をマウントするに適した
ろう材と一致しない場合が多く、この場合両ろう材の融
点が違うため集子マウント用ろう拐の方が融点の高いも
のを選ばなければならなかった。すなわち、どうしても
融点の高い方のろう材で先にろう付しその後融点の低い
ろう材でろ・)付しなければ、これが逆だと低融点ろう
材が再度溶融して異常拡散をおこしたり、高融点ろう材
と接触して化学反応をおこしたりしてしまうからである
。従って作業性の面から考えても中央部を先にろう付す
る方がよいため、どうしてもii&jk!点ろう材を素
子マウント用として使用しなければならない場合があっ
た〇しかし高融点ろう材だと両温を要するため素子に対
する悪影響が大きく、素子の不純物濃度や接合深さが変
化して特性劣化をもたらしていた。これ−ζ対して、本
発明では素子マウント用として低融点ろう材を使用して
も、壁部材取り付は用のろう材の拡散がないため両省か
混融することはなく、素子の特性安定化や作業性の面に
おいても従来では予期できない効果をもっているといえ
る。
m1図はろう付技術に於ける基本図、第2〜m4図は従
来のろう付技術を説明する為の図、第5図は本発明に係
るろう付構造を用いた半導体装置の一実施例の萌面図で
ある。 1・・・・・・・・・絶縁も板、2.12・・・・・・
・・・メタライズ層、3.13・・・・・・・・・外部
引出リード、4.14・・・・・・・・・ろう材、
5.15・・・・・・・・・ろう材が濡れ易い金属層、
16・・・・・・・・・スタッド、17・・・・−・・
・・絶縁IM部材、18・・・・・・・・・メタライズ
層、19・・・・・・・・・半導体素子、加・・・・・
・・・・金属細線。 手続補正書(方式) 特許庁長官 殿 1、事件の表示 昭和57年 特許 願第769
42号2、発明の名称 半導体装置 3、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目33番1号 4、代理人 6 補正の対象 図面 2 補正の内容 特願昭49−100939号に関し、昭和57年5月7
日付で分割出願を2件(4?願昭57−76941号。 特願昭57−76942号)提出致しましたが、事務上
の錯誤により図面を差し違えて添付してしtnました。 本補−正書にて正しい図面を添付致しますので、再度ご
精査の程、お願−申し上げます。
来のろう付技術を説明する為の図、第5図は本発明に係
るろう付構造を用いた半導体装置の一実施例の萌面図で
ある。 1・・・・・・・・・絶縁も板、2.12・・・・・・
・・・メタライズ層、3.13・・・・・・・・・外部
引出リード、4.14・・・・・・・・・ろう材、
5.15・・・・・・・・・ろう材が濡れ易い金属層、
16・・・・・・・・・スタッド、17・・・・−・・
・・絶縁IM部材、18・・・・・・・・・メタライズ
層、19・・・・・・・・・半導体素子、加・・・・・
・・・・金属細線。 手続補正書(方式) 特許庁長官 殿 1、事件の表示 昭和57年 特許 願第769
42号2、発明の名称 半導体装置 3、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目33番1号 4、代理人 6 補正の対象 図面 2 補正の内容 特願昭49−100939号に関し、昭和57年5月7
日付で分割出願を2件(4?願昭57−76941号。 特願昭57−76942号)提出致しましたが、事務上
の錯誤により図面を差し違えて添付してしtnました。 本補−正書にて正しい図面を添付致しますので、再度ご
精査の程、お願−申し上げます。
Claims (1)
- 金属体上に取り付けられた半導体素子を気密に封入し壁
部材を有する半導体装置において、前記壁部材の底面と
対間する前記金属体表面に選択的にろう材か副れ易い金
属部材を設けて、その部分で壁部材をろう付したことを
特徴とする半導体装置0
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57076942A JPS5890749A (ja) | 1982-05-07 | 1982-05-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57076942A JPS5890749A (ja) | 1982-05-07 | 1982-05-07 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49100939A Division JPS5819385B2 (ja) | 1974-09-04 | 1974-09-04 | ロウヅケホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890749A true JPS5890749A (ja) | 1983-05-30 |
| JPS6236392B2 JPS6236392B2 (ja) | 1987-08-06 |
Family
ID=13619792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57076942A Granted JPS5890749A (ja) | 1982-05-07 | 1982-05-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890749A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002304225A (ja) * | 2001-04-06 | 2002-10-18 | Mitsumi Electric Co Ltd | 電流制限回路及び電源回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128555A (ja) * | 1974-09-04 | 1976-03-10 | Nippon Electric Co |
-
1982
- 1982-05-07 JP JP57076942A patent/JPS5890749A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128555A (ja) * | 1974-09-04 | 1976-03-10 | Nippon Electric Co |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002304225A (ja) * | 2001-04-06 | 2002-10-18 | Mitsumi Electric Co Ltd | 電流制限回路及び電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6236392B2 (ja) | 1987-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109478521B (zh) | 半导体装置 | |
| US8198712B2 (en) | Hermetically sealed semiconductor device module | |
| CN105917463B (zh) | 半导体装置 | |
| JPS61142750A (ja) | 絶縁基板 | |
| JP6966379B2 (ja) | 半導体装置およびその製造方法 | |
| JP3346695B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| WO2021140771A1 (ja) | 半導体装置 | |
| CN112490211A (zh) | 半导体装置 | |
| JPS5890749A (ja) | 半導体装置 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP4861200B2 (ja) | パワーモジュール | |
| JPS625341B2 (ja) | ||
| JP3048707B2 (ja) | 混成集積回路 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR102684854B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP3446829B2 (ja) | 半導体装置 | |
| JPH05183076A (ja) | 半導体パッケージ | |
| JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
| JPS5890748A (ja) | 半導体装置 | |
| JPH085563Y2 (ja) | 高電力ハイブリッドic用金属パッケージ | |
| JP2025165150A (ja) | 半導体モジュール | |
| JP3711669B2 (ja) | 電子部品搭載用基板 | |
| JPH05144985A (ja) | 混成集積回路装置 |