JPS5890783A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5890783A JPS5890783A JP56191123A JP19112381A JPS5890783A JP S5890783 A JPS5890783 A JP S5890783A JP 56191123 A JP56191123 A JP 56191123A JP 19112381 A JP19112381 A JP 19112381A JP S5890783 A JPS5890783 A JP S5890783A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous silicon
- incident light
- semiconductor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
このりも明は薄膜トランジスタ（以下ＴＰＴと略す）の
入射光透へいノーに関するもので、特にスタガー形ＴＰ
Ｔの半導体ノー表面に非晶質シリコン層を形成し、入射
光を遮へいし、ＴＰＴ特性の向上を計ったものである。
入射光透へいノーに関するもので、特にスタガー形ＴＰ
Ｔの半導体ノー表面に非晶質シリコン層を形成し、入射
光を遮へいし、ＴＰＴ特性の向上を計ったものである。
第１図は従来のスタガー形ＴＰＴの１例を示したもので
（１）は絶線層基板、（２）は金属又は不純物のドープ
された多結晶シリコン等よりなるゲート電ｍ 、 （３
）はゲート絶縁層、（４）は非晶質シリコン、多結晶シ
リコン、その他の半導体材料はりなる半導体ｍ、（８）
はアルミ等の金属よりなるソース電極、（９）はアルミ
等の金属よりなるドレイン電極である。
（１）は絶線層基板、（２）は金属又は不純物のドープ
された多結晶シリコン等よりなるゲート電ｍ 、 （３
）はゲート絶縁層、（４）は非晶質シリコン、多結晶シ
リコン、その他の半導体材料はりなる半導体ｍ、（８）
はアルミ等の金属よりなるソース電極、（９）はアルミ
等の金属よりなるドレイン電極である。
この構造に於てはこのＴＰＴの上部より入射光（ＬＯが
入射した場合、入射光のうち半導体層（４）の半導体材
料の基礎吸収端より長波長の光は、半導体７１４ ｔ４
）を透過し半導体層（４）と絶縁層（３）の境界近傍の
半導体Ｉｔ （４）側に形成されたチャネルに到達し、
キャリアを励起する。
入射した場合、入射光のうち半導体層（４）の半導体材
料の基礎吸収端より長波長の光は、半導体７１４ ｔ４
）を透過し半導体層（４）と絶縁層（３）の境界近傍の
半導体Ｉｔ （４）側に形成されたチャネルに到達し、
キャリアを励起する。
したがってソースドレイン間の伝導変心５上昇し。
ＴＰＴのリーク電流として光電流が流れ、ＴＰＴの特性
を低下させるという欠点がある。
を低下させるという欠点がある。
この発明の目的は従来のスタガー形ＴＰＴの欠点を除去
した半導体装置を提供することにある。
した半導体装置を提供することにある。
以下図面によりこの発明の詳細な説明する。第２図はこ
の発明の１実施例を示すがガラス等の杷縁層基板（１）
表面上にクロム、アルミ等の金属又は不純物をドープし
た多結扁シリコン等からなるゲート１極（２）を形成し
、その表面上に酸化膜、窒化膜等からなるゲート絶縁層
（３）を形成した上部に非晶質シリコン、多結晶シリコ
ン等よりなる半導体Ｊ ＋４）を形成する。
の発明の１実施例を示すがガラス等の杷縁層基板（１）
表面上にクロム、アルミ等の金属又は不純物をドープし
た多結扁シリコン等からなるゲート１極（２）を形成し
、その表面上に酸化膜、窒化膜等からなるゲート絶縁層
（３）を形成した上部に非晶質シリコン、多結晶シリコ
ン等よりなる半導体Ｊ ＋４）を形成する。
この半４体ｔＨ（４）の形成方法としては［Ｍ々の方法
がある。材料が非晶質シリコンの場合はプラズマＣＶＤ
法を用いる方法が最も特性がよく、これはシランガスを
プラズマで分解することにより非晶質シリコンを形成し
、形成中に水素原子Ｈがシリコンの局在準位を埋めるこ
とにより第４図で示すように伝導帯−価電子帯間の禁止
帯内での局在準位密度の存在確率が減少し、特性的には
単結晶により近いものになることによる。
がある。材料が非晶質シリコンの場合はプラズマＣＶＤ
法を用いる方法が最も特性がよく、これはシランガスを
プラズマで分解することにより非晶質シリコンを形成し
、形成中に水素原子Ｈがシリコンの局在準位を埋めるこ
とにより第４図で示すように伝導帯−価電子帯間の禁止
帯内での局在準位密度の存在確率が減少し、特性的には
単結晶により近いものになることによる。
また半導体層（４）が多結晶シリコンの場合は減圧ＣＶ
Ｄ法で形成する方法、又はさらにその後レーザ、″（子
ビーム等でアニールする方法がとられる。
Ｄ法で形成する方法、又はさらにその後レーザ、″（子
ビーム等でアニールする方法がとられる。
この半４１１ｍ （４）の上部にスパッタ法又は蒸着法
による非晶質シリコンからなる入射光じゃへい層（６）
を形成することがこの発明の特徴である。
による非晶質シリコンからなる入射光じゃへい層（６）
を形成することがこの発明の特徴である。
第８図に・示すように可視光領域ではプラズマＣＶＤ法
による非晶質シリコンの方が単結晶、多結晶シリコンに
比べ１０１〜１０２倍程度吸収係数が大きい。また−４
４図から同じ非晶質シリコンでもスパッタ法によるもの
がプラズマＣＶＤ法に比べ局在準位密度が１０２〜１０
３倍程変多く、その結果スパッタ法による非晶質シリコ
ンの可視光領域での吸収係数はプラズマＣＶＤ法による
非晶質シリコンの吸収係数より大となる。
による非晶質シリコンの方が単結晶、多結晶シリコンに
比べ１０１〜１０２倍程度吸収係数が大きい。また−４
４図から同じ非晶質シリコンでもスパッタ法によるもの
がプラズマＣＶＤ法に比べ局在準位密度が１０２〜１０
３倍程変多く、その結果スパッタ法による非晶質シリコ
ンの可視光領域での吸収係数はプラズマＣＶＤ法による
非晶質シリコンの吸収係数より大となる。
このようなスパッタ法による非晶質シリコンによる層を
透過する光は轟８図のプラズマＣＶＤ非晶質シリ分ンが
計算してもλ＝６００ ＯＡ、 Ｆｌ−１非晶質シリコ
ンＪ−厚５０００Ａで計算すると透過光強度は入射光強
度の０．７％、λ＝４５０ＯＡ、Ｆ１０’ ｓ非晶質シ
リコン層厚５０００Ａとすると透過光は０％、λ＝７０
００Ａα＝８Ｘ１０＝非晶質シリコン層厚５０００Ａと
すると透過光は２２％となる。
透過する光は轟８図のプラズマＣＶＤ非晶質シリ分ンが
計算してもλ＝６００ ＯＡ、 Ｆｌ−１非晶質シリコ
ンＪ−厚５０００Ａで計算すると透過光強度は入射光強
度の０．７％、λ＝４５０ＯＡ、Ｆ１０’ ｓ非晶質シ
リコン層厚５０００Ａとすると透過光は０％、λ＝７０
００Ａα＝８Ｘ１０＝非晶質シリコン層厚５０００Ａと
すると透過光は２２％となる。
前述のようにスパッタ法による非晶質シリコンの吸収係
数はプラズマＣＶＤ法による非晶質シリコンの吸収係数
より大であるから上記計算例の透過率より更に小さくな
り、スパッタ法による非晶質シリコンが有効な可視光速
へい層として使用できると云える。
数はプラズマＣＶＤ法による非晶質シリコンの吸収係数
より大であるから上記計算例の透過率より更に小さくな
り、スパッタ法による非晶質シリコンが有効な可視光速
へい層として使用できると云える。
以上説明した入射光速へい層（６）を半導体層（４）の
反間につけた場合、一般に非晶質シリコン層は高抵抗で
、上部につけるソース電極（８）、ドレイン電極（９）
と半４体層（４）とのオーミック接触が困漣になＳため
、光１べへい層（６）の上部に絶縁層（７）をっけこの
絶ｄ ＠ ｔｙ）をマスクとして拡散又はイオン注入法
により不純物高温ｆｔ ＩＩ ＋５）を形成することに
より、入射光速へい効果のある非晶質シリコン遮へい層
を有し、ソース、ドレインのオーミック性のよいスタガ
ー形半”Ｊ ｈ 表ｉｔを得ることができる。
反間につけた場合、一般に非晶質シリコン層は高抵抗で
、上部につけるソース電極（８）、ドレイン電極（９）
と半４体層（４）とのオーミック接触が困漣になＳため
、光１べへい層（６）の上部に絶縁層（７）をっけこの
絶ｄ ＠ ｔｙ）をマスクとして拡散又はイオン注入法
により不純物高温ｆｔ ＩＩ ＋５）を形成することに
より、入射光速へい効果のある非晶質シリコン遮へい層
を有し、ソース、ドレインのオーミック性のよいスタガ
ー形半”Ｊ ｈ 表ｉｔを得ることができる。
なお下部の峨板側からの入射光があった場合は金属等か
らなるゲート′を電極により遮へいされチャネル部への
入反先の到達はない。
らなるゲート′を電極により遮へいされチャネル部への
入反先の到達はない。
第１図は従来技術によるスタガー形ＴＰＴの１例を示し
た〜１・面図、第２図はこの発明の１実施例を示したｌ
す「面ｉ−１第８図は多結晶、単結晶、非晶質シリコン
の吸収係数特性図、第４図は形成方法による非晶質シリ
コンの局在準位の差を示す図である。 図において＋１）はガラス等の絶縁基板、（２）ばゲー
ト電極、（３）はゲート絶縁層、（４）は半導体層、（
５）は不純物高濃度層、（６）は非晶質シリコン入射光
速へい層、（７）は絶縁層、（８）はソース電極、（９
）はドレイン電極である。 なお図中同一符号はそれぞれ同一または相当部分を示す
。 代理人 葛 野 信 −（外１名） 第１図 第２図 第３図 第４図
た〜１・面図、第２図はこの発明の１実施例を示したｌ
す「面ｉ−１第８図は多結晶、単結晶、非晶質シリコン
の吸収係数特性図、第４図は形成方法による非晶質シリ
コンの局在準位の差を示す図である。 図において＋１）はガラス等の絶縁基板、（２）ばゲー
ト電極、（３）はゲート絶縁層、（４）は半導体層、（
５）は不純物高濃度層、（６）は非晶質シリコン入射光
速へい層、（７）は絶縁層、（８）はソース電極、（９
）はドレイン電極である。 なお図中同一符号はそれぞれ同一または相当部分を示す
。 代理人 葛 野 信 −（外１名） 第１図 第２図 第３図 第４図
Claims (1)
- （１）ソース電極とドレイン電極を連結するチャネル項
域を汀するスタガー形薄膜トランジスタに於て、半畳体
ノ１上部に非晶質シリコンよりなる入射光じゃへい１１
および半導体層内部に不純物高濃度驕を有することを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191123A JPS5890783A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191123A JPS5890783A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5890783A true JPS5890783A (ja) | 1983-05-30 |
Family
ID=16269242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191123A Pending JPS5890783A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890783A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052057A (ja) * | 1983-09-01 | 1985-03-23 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト電界効果型薄膜トランジスタ |
| JPS60124975A (ja) * | 1983-12-12 | 1985-07-04 | Agency Of Ind Science & Technol | 薄膜トランジスタ |
| US5140390A (en) * | 1990-02-16 | 1992-08-18 | Hughes Aircraft Company | High speed silicon-on-insulator device |
| US5559344A (en) * | 1992-01-31 | 1996-09-24 | Hitachi, Ltd. | Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same |
-
1981
- 1981-11-25 JP JP56191123A patent/JPS5890783A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052057A (ja) * | 1983-09-01 | 1985-03-23 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト電界効果型薄膜トランジスタ |
| JPS60124975A (ja) * | 1983-12-12 | 1985-07-04 | Agency Of Ind Science & Technol | 薄膜トランジスタ |
| US5140390A (en) * | 1990-02-16 | 1992-08-18 | Hughes Aircraft Company | High speed silicon-on-insulator device |
| US5559344A (en) * | 1992-01-31 | 1996-09-24 | Hitachi, Ltd. | Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE48290E1 (en) | Thin film transistor array panel | |
| US6018166A (en) | Polysilicon carbon source/drain heterojunction thin-film transistor | |
| JPH0555582A (ja) | 薄膜状半導体素子およびその作製方法 | |
| JPH0449788B2 (ja) | ||
| US20200083258A1 (en) | Array substrate and its fabricating method, display device | |
| US20050173763A1 (en) | Semiconductor device | |
| JPS5890783A (ja) | 半導体装置 | |
| CN109192701B (zh) | 阵列基板及其制备方法、显示装置 | |
| US4704784A (en) | Method of making thin film field effect transistors for a liquid crystal display device | |
| JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
| KR100380895B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0675247A (ja) | 液晶ディスプレイ駆動用ｔｆｔ基板 | |
| JPS59117267A (ja) | 薄膜トランジスタ | |
| JPS5890782A (ja) | 半導体装置 | |
| JPS60157260A (ja) | 縦型薄膜トランジスタ | |
| JPH07114285B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04302475A (ja) | 薄膜トランジスタ | |
| JP3208604B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06120505A (ja) | 薄膜トランジスタ | |
| KR100214460B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3426163B2 (ja) | 液晶表示装置 | |
| KR100232154B1 (ko) | 박막트랜지스터 구조 및 제조방법 | |
| JPH07273344A (ja) | 薄膜トランジスタの製造方法 | |
| JP3426164B2 (ja) | 液晶表示装置の製造方法 |