JPS5890782A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5890782A JPS5890782A JP56191119A JP19111981A JPS5890782A JP S5890782 A JPS5890782 A JP S5890782A JP 56191119 A JP56191119 A JP 56191119A JP 19111981 A JP19111981 A JP 19111981A JP S5890782 A JPS5890782 A JP S5890782A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- incident light
- amorphous
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は透明基板とに形成した薄膜トランジスタ（以
下ＴＰＴ）の先達へい層に関するもので、特に光速へい
層に、非晶質シリコンを用いることにより、可視光よシ
短波長側の入射光を遮へいし、ＴＰＴの特性向上を計っ
たものである。
下ＴＰＴ）の先達へい層に関するもので、特に光速へい
層に、非晶質シリコンを用いることにより、可視光よシ
短波長側の入射光を遮へいし、ＴＰＴの特性向上を計っ
たものである。
まず従来のＴＰＴについて〜第１図で説明する。
ＴＰＴはガラス等の絶縁基板（１）の１に半導体層（乃
を形成し、これを絶縁層（３）で被覆し、また周囲をｓ
ｗ 層＋４１でとＶ囲み、オーミック性を向上させる
ために不純物を高濃度にドープした高濃度層（６）を形
成したソース電極（１）、ドレイン電極（８）、ゲート
電極（６）を順次形成した構造をしている。
を形成し、これを絶縁層（３）で被覆し、また周囲をｓ
ｗ 層＋４１でとＶ囲み、オーミック性を向上させる
ために不純物を高濃度にドープした高濃度層（６）を形
成したソース電極（１）、ドレイン電極（８）、ゲート
電極（６）を順次形成した構造をしている。
半導体層（２）としては多結晶シリコン、非晶質シリコ
ン等が用いられる。ＴＰＴの構造としては第１図に限ら
れるものではなくゲート電極６訃よび絶縁層（３）と半
導体層（幻との位置を丘下逆転したもの、その他種々の
構造をとることができる。
ン等が用いられる。ＴＰＴの構造としては第１図に限ら
れるものではなくゲート電極６訃よび絶縁層（３）と半
導体層（幻との位置を丘下逆転したもの、その他種々の
構造をとることができる。
しかしながらこのような構造をとった場合、裏面から入
射光が基板（１）を透過して入射した場合、半導体Ｑ）
に入射し、０５μｍ程度の厚みの半導体層では吸収し切
れず半導体■と絶縁層（３）の境界付近のチャネＮに到
達し、光励起による光伝導度が上昇し第３図で示すよう
にｖＤｓ−１，、ｓ特性の低電圧部分でリーフ電流とし
てＩＤ１ｌが増加するという欠点があった。
射光が基板（１）を透過して入射した場合、半導体Ｑ）
に入射し、０５μｍ程度の厚みの半導体層では吸収し切
れず半導体■と絶縁層（３）の境界付近のチャネＮに到
達し、光励起による光伝導度が上昇し第３図で示すよう
にｖＤｓ−１，、ｓ特性の低電圧部分でリーフ電流とし
てＩＤ１ｌが増加するという欠点があった。
この発明はゲート電極、ソース電極、ドレイン電極と１
記ゲート電極下に形成される絶縁層と。
記ゲート電極下に形成される絶縁層と。
絶縁層下部に形成されかつその両端がそれぞれ上記ソー
ス及びドレイン電極と接触する半導体装置あって、さら
に半導体層下部に非晶質シリコンの光透へやへい層を形
成することを特徴とする薄膜トランジスタに関するもの
である。
ス及びドレイン電極と接触する半導体装置あって、さら
に半導体層下部に非晶質シリコンの光透へやへい層を形
成することを特徴とする薄膜トランジスタに関するもの
である。
以下実施例を説明する。
第２図はこの発明の一実施例を示すものであシ。
ガラス等の絶啄層基板（１）、多結晶シリコン、非晶質
シリコン等より形成された半導体（２）、ゲート絶縁層
としての絶縁層０）、半導体層（２）をと９囲んだ絶縁
層（４）、半導体（４の一部に不純物を高濃度でドープ
した毘濃度層（６）、ゲート電極（６）、ソース電極（
７）、ドレイン’ｔ ｂ （８１、非晶質シリコンによ
シ形成された入射光砿へい層（９）より成る。半導体層
Ｑ）は減圧ＣＶＤ法により形成された多結晶シリコン、
隠子ビーム又はレーザビーム等でアニーμされた多頑晶
シリコン、プラズマＣＶＤ法で形成された非晶質シリコ
ン等が用いられる。
シリコン等より形成された半導体（２）、ゲート絶縁層
としての絶縁層０）、半導体層（２）をと９囲んだ絶縁
層（４）、半導体（４の一部に不純物を高濃度でドープ
した毘濃度層（６）、ゲート電極（６）、ソース電極（
７）、ドレイン’ｔ ｂ （８１、非晶質シリコンによ
シ形成された入射光砿へい層（９）より成る。半導体層
Ｑ）は減圧ＣＶＤ法により形成された多結晶シリコン、
隠子ビーム又はレーザビーム等でアニーμされた多頑晶
シリコン、プラズマＣＶＤ法で形成された非晶質シリコ
ン等が用いられる。
一方入射先達へい層（９）は非晶質シリコンにより形成
する。この非晶質シリコンの形成方法としては第４図に
示すようにスパッタ又は電子ビーム蒸看寺の方法により
非晶質シリコン中に局在単位密度が多数存在する（プラ
ズマＣＶＤ法に比べ２桁以上多数存在）層とし、入射光
の光吸収率を効率よく行なわせる。
する。この非晶質シリコンの形成方法としては第４図に
示すようにスパッタ又は電子ビーム蒸看寺の方法により
非晶質シリコン中に局在単位密度が多数存在する（プラ
ズマＣＶＤ法に比べ２桁以上多数存在）層とし、入射光
の光吸収率を効率よく行なわせる。
この入射光透へい層（９）を非晶質シリコンにした場合
、例えばこの層の厚みを５００ＯＡにすると、０５μｍ
波長の光の透過は入射光の１／１００以下となり、効率
のよい入射光透へい層として作用する。
、例えばこの層の厚みを５００ＯＡにすると、０５μｍ
波長の光の透過は入射光の１／１００以下となり、効率
のよい入射光透へい層として作用する。
第１図は従来のＴＰＴの断面構造図の１例、第２図はこ
の発明の１構成例を示した断面図、第３図はＴＦＴのＶ
ＤＳ−ＩＤＳ特性の一部、第４図は形成方法による局在
準位密度の差を説明する図面である。 図において、α）はガラス等の絶縁層基板％（ωは半導
体層、（３）はゲート絶縁層、１４）は絶縁層１．（６
）は不純物高濃度層、（６）はゲート電極％（７）はソ
ース電極、（８）はドレイン電極、（９）は入射光透へ
い層である。 なお図中同一符号はそれぞれ同一または相当部分を示す
。 第１図 第２図 第３図 第４図 特許庁長官殿 １．事件の表示 特願昭 ５６−１９１１１１１
号２、発明の名称 半導体装置 ３、補正をする者
の発明の１構成例を示した断面図、第３図はＴＦＴのＶ
ＤＳ−ＩＤＳ特性の一部、第４図は形成方法による局在
準位密度の差を説明する図面である。 図において、α）はガラス等の絶縁層基板％（ωは半導
体層、（３）はゲート絶縁層、１４）は絶縁層１．（６
）は不純物高濃度層、（６）はゲート電極％（７）はソ
ース電極、（８）はドレイン電極、（９）は入射光透へ
い層である。 なお図中同一符号はそれぞれ同一または相当部分を示す
。 第１図 第２図 第３図 第４図 特許庁長官殿 １．事件の表示 特願昭 ５６−１９１１１１１
号２、発明の名称 半導体装置 ３、補正をする者
Claims (1)
- （１）透明基板１にソース電極とドレイン電極を連結す
るチャネｌし領域を有する薄膜トランジスタにおいて、
前記チャネル領域の下部に、下部よりの入射光を遭へい
するために非晶質シリコンよりなる先達へい珈を設定し
たことを特徴とする半導体装置・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191119A JPS5890782A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191119A JPS5890782A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5890782A true JPS5890782A (ja) | 1983-05-30 |
Family
ID=16269176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191119A Pending JPS5890782A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890782A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4751196A (en) * | 1985-04-01 | 1988-06-14 | Motorola Inc. | High voltage thin film transistor on PLZT and method of manufacture thereof |
| JPH04132263A (ja) * | 1990-09-21 | 1992-05-06 | Stanley Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
-
1981
- 1981-11-25 JP JP56191119A patent/JPS5890782A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4751196A (en) * | 1985-04-01 | 1988-06-14 | Motorola Inc. | High voltage thin film transistor on PLZT and method of manufacture thereof |
| JPH04132263A (ja) * | 1990-09-21 | 1992-05-06 | Stanley Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6504175B1 (en) | Hybrid polycrystalline and amorphous silicon structures on a shared substrate | |
| US4864376A (en) | Thin-film transistor and method of fabricating the same | |
| US6140668A (en) | Silicon structures having an absorption layer | |
| US5008590A (en) | Display arrangement having pin diode switching elements | |
| JPH05506332A (ja) | シリコン層を備えた半導体デバイス | |
| US4996573A (en) | Vertical thin film transistor and optical sensor having leakage current suppression elements | |
| JPS5812377A (ja) | 高速度光電性検出素子およびその製造方法 | |
| JPS5890782A (ja) | 半導体装置 | |
| JPH023308B2 (ja) | ||
| JPS5890783A (ja) | 半導体装置 | |
| JPS58134476A (ja) | 薄膜トランジスタ | |
| JPS60157260A (ja) | 縦型薄膜トランジスタ | |
| US4502203A (en) | Method for fabricating semiconductor photodetector | |
| JPS60142566A (ja) | 絶縁ゲ−ト薄膜トランジスタ及びその製造方法 | |
| JPS6041737Y2 (ja) | 受光素子 | |
| KR0154777B1 (ko) | 티에프티의 액티브 레이어 및 제조방법 | |
| JPS62172758A (ja) | 薄膜トランジスタの構造 | |
| JPS59117267A (ja) | 薄膜トランジスタ | |
| JPS60227467A (ja) | イメ−ジセンサ | |
| JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0556027B2 (ja) | ||
| KR100232154B1 (ko) | 박막트랜지스터 구조 및 제조방법 | |
| JPS59204283A (ja) | アモルフアス半導体光導電素子 | |
| JPH0547994B2 (ja) | ||
| JPH04302475A (ja) | 薄膜トランジスタ |