JPS5890863A - 像変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は画像信号を変倍変換して出力する方法及び装置
に関する。

近年ドキエメントのオリジナルイメージ原画儂をＣＣＤ
寺のイメージセンナでｍｅりて電気信号に変換し、ｉに
それをデジタル化することが発表されている０そして、
このデジタル化された画像信号をメモリに蓄積、伝送し
たシすることが発表されている。

ところで例えは１２つの画像を曾成−集してプリント又
は表示する場合、第１画像中第２１１１ｉ像を挿入すべ
き場所の大きさと、その部分に挿入する第２画像の大き
さとを一致させている。

挿入すべき場所の大きさと、挿入する画像の大きさが異
なる場合には、一方を変倍して一致させる必要がある。

そして、変倍した第２画像のデジタル信号を第１画像の
デジタル信号がストアされているメモリ領域に転送して
合成する必要がある。この合成され良画像を再生するに
は、そのメモリ領域にストアされた合成のデジタル信号
を、レーザプリンタ等の出力装置に転送して弗化ずる。

前記の様に大きさの異なる画像の合成の際には画素密度
を変換する事なく画像の大きさを変化させる必要がある
。

また、ファクシミリ勢の装置とコンピュータ出力用のレ
ーザプリンタ等との異なる装置の接続の場合には、画素
密度を変換せねばならない。

ファクシミリの一般的な画素密度は、８画素／−又は１
２画素／■である０これＶこ対してコノビエータ出力用
レーザプリンタでは、約９．４５ｕｉ［／■（２４０画
累／インチ）が広く採用されている。そこで、例えば８
−素／■のファクシミリで伝送された画像信号を９．４
５画素／■のレーザプリンタで出力表示する場合、画像
は８／９．４５（−０，８５）倍に細小されてしまう０
その丸め、正常な表示で出力するためには、画素密度の
変換を行う必要が生じる０ このような場合に画素密度の変換を行う方法として、コ
ンビエータを利用してソフトウェア的に処理することが
考えられるｏしかし、この方法によれば、一画素ずつ演
算して処理せねばならないため、画像変倍や画素密度の
変換に要する時間が擾くなる欠点があるＯたと先高性能
のコンピュータを利用しても、数十秒から数分もの長い
時間を要する。

又倍率を２倍、１／２等の数ＩＩ＃ｉではなく、略連続
的に変えることを可能にするためにはソフトプログラム
や周辺ノ−−ド構成が極めて複雑となる０ 又中間調をもった画像データを変伝処理することは極め
て困峻であり、又その報告は知らないＯ 本発明は、以上の欠点を除去し九像プロセス方法又は装
置を提供することにあり、 又本発明は、簡単な構成で４ｍｍｇｅ信号を変倍処理で
きるｊｒｎａｇｅ　ｐｒｏｃｅｓｓｓ方法又は装置にあ
ｐ％又木本発明、中間調をもった像データの変倍ひ゛ 処理を行なう方法へ装置、 又本発明は、プリンタ等の出力装置の同期信号を変える
ことなく変倍可能な像変換方法又は装置の改良にあり、 又本発明は、１画素の大きさを変えることなく変倍可能
な像変換方法又は装置の改良にあシ、又本発明は、連続
変倍可能な像変換方法又は装置の改良にあり、 又本発明は変倍処理時デジタル画素のエツジの処理を高
精度又確実に行なうｔｍａｇ＠ｐｒｏｃｅｓｓ方法又は
装置にあシ、 又本＠明は、デジタルＪｍａｇ＠信号をノ１−ド構成で
変倍処理するｉｍｇ・プロセス方法又は装置にあシ。

又本発明は画素密度の違う入出力装置でありても同じ大
きさの像を再生できるｉｍｇｇ・プロセ本例の１つは、
走査方向で直列に転送される１ｋｌｌ葎デジタル信号を
各画素の一度を表わすアナログ信号として、これを元の
シリアルな第１のデジタル信号と異なる速度の、ｎ２の
デジタル信号に変換している。この場合、各画素の濃度
を表わすアナログ信号は、受信側の速度に同期して積分
することによって平均化されている。なお画像デジタル
信号における各画素が白であるか黒であるかのみを表わ
す場合には、積分を行う回路の前後の＋０１路構成が簡
単となる。

以下図面を用いて本発明の詳細な説明する。

第１図は本発明の一実施例のブロック因である。図にお
いて、データバスＤＢおよびアドレスバスＡｎは、画像
信号の処理を行うコンビエータＣＯＭのパスラインに共
用されている。画像デジタル信号は、その１走査線（例
えばＣＯＤによるドキエメント読取９の１ス中ヤンライ
ン）に相当する信号が、データバスＤＢを介して第１メ
モリ；ントロ−９ｙｃｌの制御下に第１メモリその中の
ｌラインをメモリＭ１に転送してストアすることもで鷺
る〇 クロックコントローラＣＣＬには変倍すべき比率に関す
る情報が設定されており、変倍比に応じて第１クロック
発生器ＣＧＩおよび第２クロック発生器ＣＧ２から発生
されるクロック信号の周波数を制御している◇第１クロ
ック発生器ＣＧＩからのりエツジ信号Ｃ３ｌＩＫ同期し
て、第１メモリＭ１にストアされてい良画像情報は第１
メモリコントローラ［１を介してデジタル信号ＳＤＩ　
（例えば１＃像当り並列２ビツトコード）として、デジ
タル−アナログ変換器（以下、Ｄ／Ａコンノ（−夕とい
う）　ＣＬ）Ａに供給される。第１りロック発生器ＣＧ
Ｉからのクロック信号Ｃ８１２（第４図）に同期して、
Ｄ／ＡコンバータｃＤｋは−儂情報のデジタル信号ＳＤ
Ｉをアナログ信号に変換して、そのアナ四グ出力信号Ｓ
Ａを積分器ＩＬに供給する。尚、デジタル信号５１）１
が白黒の２億信号の場合にはＤ／Ａコ／ノマータは必要
とぜず、単なる電流増幅器を介して積分器ＩＬに接続す
ればよい。第２クロック発生器ＣＧ２からのクロック信
号Ｃ８２１（４４図）に同期して積分器ＩＬは積分を行
い、積分出力信号８Ｉをアナログ−デジタル変換器（以
下に勺コンメータという＞　ＣＡＤに供給する。積分出
力信号ＳＩは、硝２クロック発生器ＣＧ２からのり四ツ
ク信号Ｃ８２２に同期して、デジタル信号ＳＤ２に変換
される・更に、クロック信号Ｃ８２３に同期して、第２
メモリコントローラｙｃ２の制御の下に第・２−メ１モ
リＭ２にストアされる◎その結果メモリＭｌの１ライン
の画素数が第１．第２クロック発生器の周波数の比に応
じて増減されてＭ２に格納されＪｒｏなお、とζで第１
クマツク発生器ＣＧＩじであるが、パルス発生時は回路
製作の遅れ等を考慮してずらせである。第２クロック発
生器ＣＧ２からのクロック信号Ｃ８２１，Ｃ８２２およ
びＣ８２３についても、同様に周波数は相互に同じであ
るが１位相はわずかずつずれている・第２図は、第１図
に示し九積分器！Ｌの一具体例を示す詳細ブロック図で
ある。図において、入力増幅回路Ａｌは、周知の演算増
Ｉｉ＆器ＯＰＩと抵抗器Ｒ１，Ｒ２との組合せによる増
幅回路である。積分回路ＩＬＣは、抵抗器Ｒ３とコンデ
ンサＣ１との回路を一対とし、同様に抵抗ｉ！Ｒ４の とコンデンサＣ２とを一対とし、それ％回路が並列的に
抵抗器Ｒ５，１６を介して可変利得増幅器Ａ■に接続さ
れている。コンデンサＣ１ＣＧ２の両端には半導体スイ
ッチ８１．８２がそれぞれ並列接続され、７リツプフロ
ツプＦＦの出力信号によりてオン、オフ制御されるよう
になっている・ 可変利得増幅器ＡＶＧは、演算増幅器ＯＰ２と肉抵抗器
Ｒ７，Ｒ８とで電圧７オロワを構成し。

この両抵抗器Ｒ７，Ｒ８の共通接続点ＣＰと接地との間
に半導体の可変抵抗半導体素子ｖＲが接続されている〇 そして、第２クロツク発生−！　ＣＧ２からのクロック
信号Ｃ８２１が、７リツプフロツプＦＦのクロック入力
端子に供給されると共に周波数−電圧変換器（以下す乍
コンノζ−夕という）　ＣＦ’Ｖに供給されている◇詐
ヤコンバータＣＦＶの出力は。

可変利得増幅器ＡＶＧの可変抵抗素子ＶＲの制御１子に
供給されている◇ 以上構成の積分器ＩＬの動作を第４図を参照して説明す
る。前述の如くクロックＣ８１２によ抄像データ信号８
Ａが出力されｉＬに入力される＠今第２クロック発生協
ＣＧＩのクロックの周波数を第２クロック発生器ＣＧの
２倍とし、２倍の拡大偉を再生出力すると仮定する。又
第４する。帥記デジタルデータ８１３１では各々（ｔ、
ｏ）ｔ（０１ｏ）＊　（ｉｓ　ｔ）　　に対応する。

クロック信号Ｃ８２１のクロック毎に７リツプフロツプ
ＦＦは状態反転するから、両スイッチ８１．８２は交互
にオン、オフする。し九かって、入力増幅回路Ａ１で増
幅されたアナログ信号ＳＡは、両スイッチ８１．８２の
オフとなっているスイッチの側のコンデンサＣ１あるい
はＣ２によって積分される０そして次のクロック鎌は、
他方のコンデンサで積分される０このため、積分回路Ｉ
ＬＣでは、シリアル１−号が休止時間をおくことなく、
り筒ツクの１周期毎に積分される０従ってＩＬＣから、
第４図のＳＩに近い形の画素数が２倍になった出力をす
る。この出力は増巾器Ａ■によプ増巾及びレベル補正さ
れ元の中間調を保持したｔまＳＩとなる０この８Ｉはコ
ンバータＣＡＤによりデジタルコードＳＤ＊　（例えば
ヘビットのＴＯｓ　ｓ　ＴＯ−に変換される。そして倍
増し丸画素データＳｊ）、を１ラインメモリＭ２に格納
する０ 汐ヤコンバータＣＦＶは、クロック信−１ｃｓ２１１　
のクロック周波数に応じて出力電圧を変える〇その４圧
によって可変抵抗器ＶＲは抵抗値を変えるものであるか
ら、可変利得増幅器ハ修の利得はクロック信号Ｃ８２１
の周波数によりて制御されるようになっている。これに
より、クロックの周波数によりＩＬＣ出力の１．ｂｅ　
ｃのレベル比率が元のデータと違ってくるのを補正する
ことができる。このようにして制御される利得で、積分
回路ＩＬＣによって積分された電圧出力は増幅された′
ｔ＆、　Ａ／勺コイバータＣＡＤに供給される。この際
、Ｎ勺コンバータＣＡＤに供給されるアナ四グ信号える
積分出力信号８Ｉは、正規化されておシ、入力アナログ
信号ＳＡの平均値を表わしている〇 再度第１図を参照する。第２メモリＭ２にストアされた
デジタル信号は、第１メモリＭ１にストアされた１走査
線に相当する画像情報を含んでいる。その際、第１クロ
ック発生器ＣＧＩからのクロック信号で読み出され、し
かる後第２クロック発生器ＣＧ２のクロック信号に応じ
てストアされているから、変調された形すなわち変倍さ
れている◇なお、このようにして変倍された画像情報を
出力するには、画像処理用コンビエータαＭによって、
第２メモリコントローラＭＣ２を付勢して、それＫよシ
第２メモリＭ２を制御して読み出せばよい。つまり等倍
、変倍にシ 係うス一定の速度のｌリアルパルマでメモＩＪＭ２を客
死出せばよい。

第１クロック発生器ＣＧＩおよび第２クロック発生器Ｃ
Ｇ２におけるクロック周波数をそれすれＣＫＩ　、　Ｃ
Ｎ３とすると、変倍の比率はこれら画周波数の比によっ
て定まる。そこで、本デジタル信号変換装置によって得
られる画素数は、入力された画素数の（ＣＮ３　／ＣＫ
Ｉ　）　　倍となる。したがって、−画素当シの画像の
大きさを一定とすれば、画像の大きさは（ＣＮ３　／　
ＣＫＩ　’）倍となる。

すなわち、第２クロック発生器ＣＧ２０周波数ＣＫ２を
第１クロック発生器ＣＧＩの周波数ＣＫＩよす高くすれ
ば画像の大きさは拡大され、そして周波数を低くすれば
縮小される。

変倍の比率を変化させるには、内クロック周波数ＣＫＩ
　、　ＣＮ３のいずれか一方を変化させればよい０その
場合変化させない他方の周波数を一定にしておくことが
好ましい。とくに低い方の周波数−を変えるようにする
と好しい０なお、第２クロック発生器ＣＧ２の周波ａＣ
Ｋ２を一定にするならば、積分信号をクロック周波数Ｃ
Ｋ２に応じて正規化する必要がなくなる。その九に６、
積分器ＩＬ（第２図参照）の＆乍コンバータＣＦＶおよ
びロエ変利得増幅器ＡＶＧが不要となる。また内クロッ
ク周波数ＣＫＩ　、　ＣＮ３を共に変化できるようにし
、かつ一方を紋高周波数にセットし、他方をそれをもと
にセットすれば画像の拡大。

−小が高速度で行える０ 以上１走査線に相当する画像信号の変換について述べた
が、これを馴次繰ｐ返してすべての方向に＾倍される０
そしてその一方向への変倍か完了した後他方の方向への
変倍を行えば、縦および横ともに変倍が完了し、−鐵の
伝送が好ましい状態で行える〇 なお、第１クロック発生！　ＣＧＩおよび１ｇ２クロツ
ク発生器ＣＧ２は別個にクロックコントロー？　ＣＣＬ
によって一制御したが、１つの基準信号をそれぞれ異な
る分周比で分周した出力信号をクロック信号としてもよ
い。また位相ロックループ回路（ＰＬＬ）を用いて、１
つの一準信号をＩｋにして、２つのクロック周波数ＣＫ
Ｉ　、　ＣＮ３を得てもよい。このように構成すれば、
種度よくかつ変倍比の設定が比較的自由である０ 第３図は、第１図ＶＣおける積分器ＩＬおよびシ勺コン
バータＣＡＤを一体とした回ｗ１栴成の一具体例を示す
回路図である０図において、積分回路ＩＬＧと同じ回路
構成による鋸歯状波発生器ＳＴＧ　ヲ設ケている。ヤ勺
コンパ−タロのハ、鋸歯伏波匍号８ＴＷを入力抵抗１８
３１を介して分圧する分圧抵抗器ＲＤ１．　ＲＤ２およ
びＲＤ３と、対応比較器ＣＯＭＩ、　Ｃ０Ｍ２　　およ
びＣ０Ｍ３とで成る比較（ロ）路ｃｃｍ、およびインバ
ータＩＮＶ　、ナンドゲ−）ＮＡＮＤ、　　アンドゲー
トにａで成る論理部で構成されている。

スリップ７０ツブＦＦの出力１ｉ！を号（Ｑ、Ｑ）に応
じて、アナログ信号８Ａの積分出力信号ＳＩと鋸ｍ伏波
僅号Ｓ’ＩＷとが同期して発生される０これら積分出力
信号ＳＩと鋸崗伏波信号ＳＴＷとは、比較回路ＣＱＭで
比較される。いま、鋸歯状款信号８Ｗの分電圧を基準と
して、槓分出力信４ＳＩの電圧値がそれぞれの比較器Ｃ
ＯＭＩ。

比較回路ＣＯＭの出力とＮ勺コンバータＣＡＤの出力Ｔ
ＯＩおよびＴＵ２との関係を次表に示す０このように、
アナログ信号ＳＡがデジタル信号ＳＤ２　（ＴＯＩ　、
　ＴＯ２）　Ｋ変換される０この場合第２クロック周波
数ＣＫ２と無関係に画像信号の平均値がＮ勺変換されて
いる０ 以上のようにメモリＭｌ中の画素の大きさを変えず、画
素の数を変えることにより像変換できるので、又等倍時
に比して画素の大きさを変えず１画素の数を変えること
により変倍できるので、入出力装置を限定しないし、又
像―集等が容易である。

このように回路ＩＬは第１の速度で送られたところ、で
本例は、ＣＤＡ　、　ＩＬ　、　ＣＡＤ　　なくして８
０１　、　Ｓ八　　を直接続することによりても変倍変
換をすることができる。つまシメモリＭ１からの のｌライ４デジタルイメージデータをＣＧＩのノ（ルス
Ｃｏ１１で出力させそれをＣＧ２からの０８２３により
受け、メモリＭ２に格納させ今ことで可能となる０ のデータが変化しているときそれをＭｃ２に取り込むと
エラーが生じ、−像にノイズが生じることがある。

これに対し上例は０〜７の濃度があるとき３と５の変化
点では４になる。従って７の如きピーク１ｌＩＩ度を誤
って生じることがない。

ることも可能である。

又ＣＣＤ等のドキエメント読取素子からの像デ第５図は
第１図のコンピュータの動作をフローで示したものであ
る。ｆｔ０Ｍはイメージデータのプロ竜ス手職のプログ
ラムを格納したメモリＲＡＭはそのプログラムを実行す
る際のデータ、キー人力データ、及びＣＣＤによる読＊
ｂイメージデータ又はファクシミリで伝送されたイメー
ジデータを格納したメモリｓ　Ｉｌｏは５倍キーに１゜
１廓キーん、プリントキーに、、ＣＣＤを入力接続し、
周知のレーザビームプリンタＬＢＰを出力接続し、又周
知のファクシミリＦＸを入出力接続した入出力ボートで
ある。又ＣＰＵはそれらＲＡＭ、　Ｉｌｏ及びイメージ
データ処理部をＲＯＭのプログラムに従ってプロセスす
るセントラルマイクロプロセサである。

部調は予じめＣＣＤで絖取りたドキエメントイメージデ
ータの１頁分が格納されているものとする。変倍キーに
１をオンすると％　ＣＰＵはそれを判ボして（１）クロ
ックコントローラＣＣＬによりクロック発生器ＣＧ２の
周波数をＣＧＩのそれに対し魯倍（２Ｌ　Ｋｍのオンで
は１廓倍（８）、何もオンしない場合はＣＧｔのそれと
同じ（４）にする。次にプリントキーに、をオンすると
（５）　ＲＡＭのイメージデータの１２イン分をメモリ
Ｍ１に格納させる（６）。

次に前述の如くメモリコントローラＭＩＣ１を動作させ
クロック発生器ＣＧ、　、　ＣＧ、を動作させて前述の
像データ変倫処理を行なって、メモＩＪ　Ｍ　２に変倍
画像データを格納する。１ライン分のＭ２ヘの格納が光
子を判定すると（８）、ＲＡＭの１ライ倍処理を終了す
ると−、今度は部Ｍ中に５ｔ４ｅされた目コ方向の変倍
儂データをタテ方向に変倍すべく上記と同様の処理をく
り返す。全て終了すると、ＬＢＰをＲＡＭ０変倍データ
に幕づいて制御し四、所望の変倍コピーを得ることがで
きる。この場合タテ方向の処理を行なう場合、再びキー
に、　、　Ｋ、のオペレートによシクロツク発生器ＣＧ
Ｉ　、　ＣＧＩの周波数の比率をヨコ方向の場合のそれ
と違うようにすることも可能である。

一方向の変倍コピーを得九、場合はステップ１０．１１
なしでメモリＭ２のデータによ）ＬＢＰを制御すること
によシ得ることができる。

このように事例によれば１例えば画像信号を任意に変倍
して画像密度の変換が容易に行え、又中間調の変倍も可
能となシ、又−像のエツジ処理が高精度、正確になシ、
又ファクシミリ等とレーザープリンタ等とのそれぞれ画
素密度の興なる装置の接続に効果を発揮できる。

【図面の簡単な説明】

第１図は本発明による像変換装置の一実施例を示すブロ
ック図、第２図および第３図は第１図における詳細回路
図、第５図は第１図における制御フローチャート、第４
図は第２図における信号タイムチャートであり、図中Ｍ
ｌ、Ｍ２はイメージデータメモリ、　ＣＤＡはシＡコン
バータｓ　ＣＧＩ−Ｃ（ｘ禦はクロック発生器である。 出願人　キャノン株式会社

Claims (1)

【特許請求の範囲】
1. 第１の速度で画素データをシリアルに出力する手段と、
   変倍入力に対し１ライン当りの画素畝を変える手段とを
   有し、上記１ｇｌの速度と異なる纂２の速度で上記−素
   データを受けて再出力せしめる様構成し九ことを特徴と
   する偉変換装置。