JPS5891493A - 文字パタ−ン発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、文字パターン発生回路、特にドツトマトリッ
クス方式のプリンタ装置おける文字パターン発生回路に
関する。

ドツトマトリックス方式のプリンタ装置において印字を
行なう場合上位装置からは、ＪＩ８−Ｃ−６２２６等で
定められた妥・字コードが与えられ与えられた文字コー
ドから何らかつ方法で対応する文字パターンが格納され
ている文字パターンメモリのアドレスを得て印字に必要
な文字パターンを取り出し印字を行なう。

文字＝−ドから文字パターンメモリアドレスを得る方法
としては汎用性、論理の簡単さから文字毎に文字コード
と文字パターンメモリの対応関係を記憶したコード変換
テーブルを用いる方法が一般的である。

ところがコード変換テーブルに文字パターンメモリアド
レスを記憶する方法では、複数の大きさの文字あるいは
複数の書体の文字の印字を行なう場合複数のコード変換
テーブルが必要となるため、構成するためのハードフェ
アが増大する欠点があった。

本発明の第１の目的は複数のコード変換テーブルを持つ
ことなく、複数の大きさの文字あるいは複数の書体の文
字の印字を可能とする文字パターン発生回路を提供する
ことにある。

本発明の第２の目的は同一サイズの文字の集合あるいは
同一書体の文字の集合を一つの文字セットとするとき文
字セットを構成する文字を複数のグループに分割し、各
々のグループの文字を異なった文字パターンメモリに記
憶することを可能とする文字パターン発生回路を提供す
ることにある。

文字セット内のグループ分割の方法としては、文字パタ
ーンメモリの記憶素子が読み出し専用メモリであるか、
書き換え可能なメモリであるかの記憶素子の相異あるい
は内字文字パターンメモリとして使用するか外字パター
ン一時記憶メモリとして使用するか、あるいは読み出し
専用メモリで構成された内字パターンの一部を置換ある
いは追加するための文字パターンメモリとして使用する
かの使用方法等によって分割する方法が考えられる。

次に本発明の一実施例を示した図面を用いて、本発明の
詳細な説明する。

本発明の一実施例における文字ノくターンメモリは、第
２図に示すように１文字のドツトマトリクス表現が２４
Ｘ２４，３２Ｘ３２および４０Ｘ４０の３種類から構成
されている。ここでは、ドツトマトリクスの大きさで分
類し文字セットと呼ぶ。ま・た２４Ｘ２４，３２Ｘ３２
および４０Ｘ４０の各文字セットはそれぞれ読み出し専
用メモリおよび書き変え可能なメモリの２種類のグルー
プから構成されている。その先頭アドレスをそれぞれ、
＾４゜Ａ４：、　ＡＨ、ＡＨ’およびＡＨ，Ａ＠’　と
する。

第１図を参照すると、コード変換テーブルｌは書き換え
可能なメモリから構成され文字コードの麿を与えること
により、文字コード１に対応する文字パターンが読み出
し、専用メモ’ＪＫ記憶されているかまたは書き変え可
能なメモリに記憶されているかのグループ選択信号すお
よび文字番号ｄを出力する。ここで文字番号は文字ノ（
ターンメモリに一対一で対応するように読み出し専用メ
モリおよび書き変え可能メモリ毎に一連に付けられた番
号である。

データ長発生回路２は、文字セット選択信号すを与える
ことにより、選択する文字°セットの１文字の文字パタ
ーンデータ長ｆを出力する。また、基ｆ１７）’レス発
生回路３は、レジスタと選択回路とから構成され、先頭
アドレスに＠４　、　ｋＢ’、　ＡＨ。

Ａ、１′およびＡ４Ｄ　、　Ａ４６’があらかじめ書き
込まれており、文字セット選択信号すおよびコード変換
テーブル１に文字コードを与えることによって得たグル
ープ選択信号すとの組み合せにより対応する文字セット
の対応するメモリグループの先頭アドレスであるＡ、、
Ａ、４′、Ａ、、Ａ、、’　＃よびＡａｅ　＃　’ａ’
　　の中の１つをグループ基準アドレスｇとして出力す
る。

一方、コード変換テーブル１の出力の１つである文字番
号ｄはデータ長発生回路２の出力である文字パターンデ
ータ長ｆとともに乗算回路４に接続され、乗算結果とし
てグループ内相対アト°レスｈを出力する。

また、計数回路５は計数開始信号ＣによってＯから計数
を開始し、その計数値が文字ノ（ターンデータ長ｆと−
７−紘するまで計数を続ける。その出力である文字パタ
ーン内相対アドレス１１、グループ基準アドレスｇおよ
びグループ内相対アドレスｈとともに加算回路６に接続
され、加算結果として文字パターンメモリ絶対アドレス
を出力する。

ここで計数回路５は前述のように計数開始信号Ｃによっ
１：０から文字パターンデータ長ｆと一致するまで計数
するため、文字パターンメモリ絶対アドレスｊは目的と
する文字）（ターンの先頭アドレスから最終アドレスま
で順次増加し、読み書き制御信号ｌがＯＦＦの場合は文
字）（ターンメモリ７の出力として目的とする文字）く
ターンがノ（ターンデータにとして順次発生し読み書き
制御信号ｌがＯＮの場合はパターンデータｋを特徴とす
る特許パターン格納エリアに順次格納する。

以上、文字パターンメモリ絶対アドレスｊが文字セット
選択信号すおよび文字コードａによって決定される過程
を説明した。

上述の回路構成により、マトリクスサイズの異なる複数
の文字セットを一つのアドレス空間に配置することが可
能となる。さらに各文字セットを複数のグループに分割
し、連続しないアドレス空間に配置することが可能とな
る。すなわち、文字パターンメモリの記憶素子が読み出
し専用メモリであるか書き換え可能なメモリであるかの
記憶素子の相＾、内字文字パターンメモリとして使用す
るかあるいは外字文字パターン一時記憶メモリとして使
用するか、あるいは読み出し専用メモリで構成された内
字文字パターンの一部を置換あるいは追加するための文
字パターンメモリして使用するのかの使用方法によって
一つの文字セットを複数のグループに分割し、それぞ九
をメモリアドレス空間上の任意の位置に割付けることが
可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図で、
第２図は第１図における文字パターンメモリ７の詳細を
示す図である。 １・・・コード変換テーブル、２・・・データ長発生回
路、３・・・基準アドレス発生回路、４・・・乗算回路
、５・・・計数回路、６・・・加算回路、７・・・文字
パターンメモリ、ト・・文字コード、ｂ・・・文字セッ
ト選択信号、Ｃ・・・計数開始信号、ｄ・・・文字番号
、ｅ・・・グループ選択信号、ｆ・・・文字パターンデ
ータ長、ｇ・・・グループ基準アドレス、ｈ・・・グル
ープ内相対アドレス、ト・・文字パターン内相対アドレ
ス、ｊ・・・文字パターンメモリ絶対アドレス、ｋ・・
・パターンデータ、ト・・読み書き制御信号 填艷イ　ンｄ

Claims (1)

【特許請求の範囲】
1. 文字コードを与えるととにより文字コードに対応する文
   字番号およびグループ選択情報を出力するコード変換回
   路と、文字セット選択情報により文字パターンデータ長
   を出力する文字パターンデータ長発生回路と、文字セラ
   。ト選択情報と一′記憶回路属性とにより基準アドレス
   を出力する基準ア□　　ドレス発生回路と、文字番号と
   文字パターンデータ長との乗算を行な５乗算回路と、計
   数開始指令により動作を開始し前記文字パターンデータ
   長に一致゛するまで計数する計数回路と、この計数回路
   の出力と前記乗算回路の出力および前記基準アドレス発
   生回路の出力とを加算する加算回路と、この加算回路の
   出力により文字パターンデータを発生する文字パターン
   記憶回路とを具備することな特徴とする文字パターン発
   生回路。