JPS6246874B2 - - Google Patents
Info
- Publication number
- JPS6246874B2 JPS6246874B2 JP18956681A JP18956681A JPS6246874B2 JP S6246874 B2 JPS6246874 B2 JP S6246874B2 JP 18956681 A JP18956681 A JP 18956681A JP 18956681 A JP18956681 A JP 18956681A JP S6246874 B2 JPS6246874 B2 JP S6246874B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- character pattern
- memory
- circuit
- data length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、文字パターン発生回路、特にドツト
マトリツクス方式のプリンタ装置おける文字パタ
ーン発生回路に関する。
マトリツクス方式のプリンタ装置おける文字パタ
ーン発生回路に関する。
ドツトマトリツクス方式のプリンタ装置におい
て印字を行なう場合上位装置からは、JIS―Ｃ―
6226等で定められた文字コードが与えられ、与え
られた文字コードから何らかの方法で対応する文
字パターンが格納されている文字パターンメモリ
のアドレスを得て印字に必要な文字パターンを取
り出し印字を行なう。
て印字を行なう場合上位装置からは、JIS―Ｃ―
6226等で定められた文字コードが与えられ、与え
られた文字コードから何らかの方法で対応する文
字パターンが格納されている文字パターンメモリ
のアドレスを得て印字に必要な文字パターンを取
り出し印字を行なう。
文字コードから文字パターンメモリアドレスを
得る方法としては汎用性、論理の簡単さから文字
毎に文字コードと文字パターンメモリの対応関係
を記憶したコード変換テーブルを用いる方法が一
般的である。
得る方法としては汎用性、論理の簡単さから文字
毎に文字コードと文字パターンメモリの対応関係
を記憶したコード変換テーブルを用いる方法が一
般的である。
ところがコード変換テーブルに文字パターンメ
モリアドレスを記憶する方法では、複数の大きさ
の文字あるいは複数の書体の文字の印字を行なう
場合複数のコード変換テーブルが必要となるため
構成するためのハードウエアが増大する欠点があ
つた。
モリアドレスを記憶する方法では、複数の大きさ
の文字あるいは複数の書体の文字の印字を行なう
場合複数のコード変換テーブルが必要となるため
構成するためのハードウエアが増大する欠点があ
つた。
本発明の第１の目的は複数のコード変換テーブ
ルを持つことなく、複数の大きさの文字あるいは
複数の書体の文字の印字を可能とする文字パター
ン発生回路を提供することにある。
ルを持つことなく、複数の大きさの文字あるいは
複数の書体の文字の印字を可能とする文字パター
ン発生回路を提供することにある。
本発明の第２の目的は同一サイズの文字の集合
あるいは同一書体の文字の集合を一つの文字セツ
トするとき文字セツトを構成する文字を複数のグ
ループに分割し、各々のグループの文字を異なつ
た文字パターンメモリに記憶することを可能とす
る文字パターン発生回路を提供することにある。
あるいは同一書体の文字の集合を一つの文字セツ
トするとき文字セツトを構成する文字を複数のグ
ループに分割し、各々のグループの文字を異なつ
た文字パターンメモリに記憶することを可能とす
る文字パターン発生回路を提供することにある。
文字セツト内のグループ分割の方法としては、
文字パターンメモリの記憶素子が読み出し専用メ
モリであるか、書き換え可能なメモリであるかの
記憶素子の相異あるいは内字文字パターンメモリ
として使用するか外字パターン一時記憶メモリと
して使用するか、あるいは読み出し専用メモリで
構成された内字パターンの一部を置換あるいは追
加するための文字パターンメモリとして使用する
かの使用方法等によつて分割する方法が考えられ
る。
文字パターンメモリの記憶素子が読み出し専用メ
モリであるか、書き換え可能なメモリであるかの
記憶素子の相異あるいは内字文字パターンメモリ
として使用するか外字パターン一時記憶メモリと
して使用するか、あるいは読み出し専用メモリで
構成された内字パターンの一部を置換あるいは追
加するための文字パターンメモリとして使用する
かの使用方法等によつて分割する方法が考えられ
る。
次に本発明の一実施例を示した図面を用いて、
本発明を詳細に説明する。
本発明を詳細に説明する。
本発明の一実施例における文字パターンメモリ
は、第２図に示すように１文字のドツトマトリツ
クス表現が24×24，32×32および40×40の３種類
から構成されている。ここでは、ドツトマトリツ
クスの大きさで分類し文字セツトと呼ぶ。また24
×24，32×32および40×40の各文字セツトはそれ
ぞれ読み出し専用メモリおよび書き換え可能なメ
モリの２種類のグループから構成されている。そ
の先頭アドレスをそれぞれ、A24，A24′，A32，
A32′およびA40，A40′とする。
は、第２図に示すように１文字のドツトマトリツ
クス表現が24×24，32×32および40×40の３種類
から構成されている。ここでは、ドツトマトリツ
クスの大きさで分類し文字セツトと呼ぶ。また24
×24，32×32および40×40の各文字セツトはそれ
ぞれ読み出し専用メモリおよび書き換え可能なメ
モリの２種類のグループから構成されている。そ
の先頭アドレスをそれぞれ、A24，A24′，A32，
A32′およびA40，A40′とする。
第１図を参照すると、コード変換テーブル１は
書き換え可能なメモリから構成された文字コード
ａを与えることにより、文字コードａに対応する
文字パターンが読み出し専用メモリに記憶されて
いるかまたは書き変え可能なメモリに記憶されて
いるかのグループ選択信号ｅおよび文字番号ｄを
出力する。ここで文字番号は文字パターンメモリ
に一対一で対応するように読み出し専用メモリお
よび書き換え可能メモリ毎に一連に付けられた番
号である。例えば、文字パターンメモリの各メモ
リグループにおいて、文字の格納順序が「Ａ」、
「Ｂ」、「Ｃ」、…の順であれば、これらの文字番号
ｄとして、各々「０」、「１」、「２」、…が割当て
られる。
書き換え可能なメモリから構成された文字コード
ａを与えることにより、文字コードａに対応する
文字パターンが読み出し専用メモリに記憶されて
いるかまたは書き変え可能なメモリに記憶されて
いるかのグループ選択信号ｅおよび文字番号ｄを
出力する。ここで文字番号は文字パターンメモリ
に一対一で対応するように読み出し専用メモリお
よび書き換え可能メモリ毎に一連に付けられた番
号である。例えば、文字パターンメモリの各メモ
リグループにおいて、文字の格納順序が「Ａ」、
「Ｂ」、「Ｃ」、…の順であれば、これらの文字番号
ｄとして、各々「０」、「１」、「２」、…が割当て
られる。
データ長発生回路２は、文字セツト選択信号ｂ
を与えることにより、選択する文字セツトの１文
字の文字パターンデータ長ｆを出力する。例え
ば、24×24ドツトの文字セツトが選択されたとき
には、24×24＝576ビツト＝72バイトのデータ長
が出力される。また、基準アドレス発生回路３
は、レジスタと選択回路とから構成され、先頭ア
ドレスA24，A24′，A32，A32′およびA40，A40′が
あらかじめ書き込まれており、文字セツト選択信
号ｂおよびコード変換テーブル１に文字コードを
与えることによつて得たグループ選択信号ｂとの
組み合せにより対応する文字セツトの対応するメ
モリグループの先頭アドレスであるA24，A24′，
A32，A32′およびA40，A40′の中の１つをグループ
基準アドレスｇとして出力する。
を与えることにより、選択する文字セツトの１文
字の文字パターンデータ長ｆを出力する。例え
ば、24×24ドツトの文字セツトが選択されたとき
には、24×24＝576ビツト＝72バイトのデータ長
が出力される。また、基準アドレス発生回路３
は、レジスタと選択回路とから構成され、先頭ア
ドレスA24，A24′，A32，A32′およびA40，A40′が
あらかじめ書き込まれており、文字セツト選択信
号ｂおよびコード変換テーブル１に文字コードを
与えることによつて得たグループ選択信号ｂとの
組み合せにより対応する文字セツトの対応するメ
モリグループの先頭アドレスであるA24，A24′，
A32，A32′およびA40，A40′の中の１つをグループ
基準アドレスｇとして出力する。
一方、コード変換テーブル１の出力の１つであ
る文字番号ｄはデータ長発生回路２の出力である
文字パターンデータ長ｆとともに乗算回路４に接
続され、乗算結果としてグループ内相対アドレス
ｈを出力する。すなわち、文字パターンメモリ７
を１アドレスで１バイトのパターンデータを読出
すように構成したとすれば、例えば24×24ドツト
の文字セツトの場合は１文字の文字パターンを72
（＝576／８）個のアドレスで読出すことになる。
従つて、この文字セツトを格納する文字パターン
メモリ７において、例えば文字「Ａ」のパターン
は０〜71番地に、文字「Ｂ」は72〜143番地に、
文字「Ｃ」は144〜185番地に格納される。すなわ
ち、文字「Ａ」のパターンのグループ内相対アド
レスｈ（先頭アドレス）はｄ×ｆ＝０×72＝０に
よつて、文字「Ｂ」のパターンの相対アドレスｈ
はｄ×ｆ＝１×72＝72によつて、文字「Ｃ」のパ
ターンの相対アドレスｈはｄ×ｆ＝２×72＝144
によつて算出できる。
る文字番号ｄはデータ長発生回路２の出力である
文字パターンデータ長ｆとともに乗算回路４に接
続され、乗算結果としてグループ内相対アドレス
ｈを出力する。すなわち、文字パターンメモリ７
を１アドレスで１バイトのパターンデータを読出
すように構成したとすれば、例えば24×24ドツト
の文字セツトの場合は１文字の文字パターンを72
（＝576／８）個のアドレスで読出すことになる。
従つて、この文字セツトを格納する文字パターン
メモリ７において、例えば文字「Ａ」のパターン
は０〜71番地に、文字「Ｂ」は72〜143番地に、
文字「Ｃ」は144〜185番地に格納される。すなわ
ち、文字「Ａ」のパターンのグループ内相対アド
レスｈ（先頭アドレス）はｄ×ｆ＝０×72＝０に
よつて、文字「Ｂ」のパターンの相対アドレスｈ
はｄ×ｆ＝１×72＝72によつて、文字「Ｃ」のパ
ターンの相対アドレスｈはｄ×ｆ＝２×72＝144
によつて算出できる。
また、計数回路５は計数開始信号ｃによつて０
から計数を開始し、その計数値が文字パターンデ
ータ長ｆと一致するまで計数を続ける。その出力
である文字パターン内相対アドレスｉは、グルー
プ基準アドレスｇおよびグループ内相対アドレス
ｈとともに加算回路６に接続され、加算結果とし
て文字パターンメモリ絶対アドレスを出力する。
ここで計数回路５は前述のように計数開始信号ｃ
によつて０から文字パターンデータ長ｆと一致す
るまで計数するため、文字パターンメモリ絶対ア
ドレスｊは目的とする文字パターンの先頭アドレ
スから最終アドレスまで順次増加し、読み書き制
御信号ｌがOFFの場合は文字パターンメモリ７
の出力として目的とする文字パターンがパターン
データｋとして順次発生し読み書き制御信号ｌが
ONの場合はパターンデータｋを目的とする文字
パターン格納エリアに順次格納する。
から計数を開始し、その計数値が文字パターンデ
ータ長ｆと一致するまで計数を続ける。その出力
である文字パターン内相対アドレスｉは、グルー
プ基準アドレスｇおよびグループ内相対アドレス
ｈとともに加算回路６に接続され、加算結果とし
て文字パターンメモリ絶対アドレスを出力する。
ここで計数回路５は前述のように計数開始信号ｃ
によつて０から文字パターンデータ長ｆと一致す
るまで計数するため、文字パターンメモリ絶対ア
ドレスｊは目的とする文字パターンの先頭アドレ
スから最終アドレスまで順次増加し、読み書き制
御信号ｌがOFFの場合は文字パターンメモリ７
の出力として目的とする文字パターンがパターン
データｋとして順次発生し読み書き制御信号ｌが
ONの場合はパターンデータｋを目的とする文字
パターン格納エリアに順次格納する。
以上、文字パターンメモリ絶対アドレスｊが文
字セツト選択信号ｂおよび文字コードａによつて
決定される過程を説明した。
字セツト選択信号ｂおよび文字コードａによつて
決定される過程を説明した。
上述の回路構成により、マトリクスサイズの異
なる複数の文字セツトを一つのアドレス空間に配
置することが可能となる。さらに各文字セツトを
複数のグループに分割し、連続しないアドレス空
間に配置することが可能となる。すなわち、文字
パターンメモリの記憶素子が読み出し専用メモリ
であるか書き換え可能なメモリであるかの記憶素
子の相異、内字文字パターンメモリとして使用す
るかあるいは外字文字パターン一時記憶メモリと
して使用するか、あるいは読み出し専用メモリで
構成された内字文字パターンの一部を置換あるい
は追加するための文字パターンメモリして使用す
るのかの使用方法によつて一つの文字セツトを複
数のグループに分割し、それぞれをメモリアドレ
ス空間上に任意の位置に割付けることが可能とな
る。
なる複数の文字セツトを一つのアドレス空間に配
置することが可能となる。さらに各文字セツトを
複数のグループに分割し、連続しないアドレス空
間に配置することが可能となる。すなわち、文字
パターンメモリの記憶素子が読み出し専用メモリ
であるか書き換え可能なメモリであるかの記憶素
子の相異、内字文字パターンメモリとして使用す
るかあるいは外字文字パターン一時記憶メモリと
して使用するか、あるいは読み出し専用メモリで
構成された内字文字パターンの一部を置換あるい
は追加するための文字パターンメモリして使用す
るのかの使用方法によつて一つの文字セツトを複
数のグループに分割し、それぞれをメモリアドレ
ス空間上に任意の位置に割付けることが可能とな
る。
第１図は本発明の一実施例の構成を示すブロツ
ク図で、第２図は第１図における文字パターンメ
モリ７の詳細を示す図である。 １……コード変換テーブル、２……データ長発
生回路、３……基準アドレス発生回路、４……乗
算回路、５……計数回路、６……加算回路、７…
…文字パターンメモリ、ａ……文字コード、ｂ…
…文字セツト選択信号、ｃ……計数開始信号、ｄ
……文字番号、ｅ……グループ選択信号、ｆ……
文字パターンデータ長、ｇ……グループ基準アド
レス、ｈ……グループ内相対アドレス、ｉ……文
字パターン内相対アドレス、ｊ……文字パターン
メモリ絶対アドレス、ｋ……パターンデータ、ｌ
……読み書き制御信号。
ク図で、第２図は第１図における文字パターンメ
モリ７の詳細を示す図である。 １……コード変換テーブル、２……データ長発
生回路、３……基準アドレス発生回路、４……乗
算回路、５……計数回路、６……加算回路、７…
…文字パターンメモリ、ａ……文字コード、ｂ…
…文字セツト選択信号、ｃ……計数開始信号、ｄ
……文字番号、ｅ……グループ選択信号、ｆ……
文字パターンデータ長、ｇ……グループ基準アド
レス、ｈ……グループ内相対アドレス、ｉ……文
字パターン内相対アドレス、ｊ……文字パターン
メモリ絶対アドレス、ｋ……パターンデータ、ｌ
……読み書き制御信号。
Claims (1)
- １ 文字コードを与えることにより文字コードに
対応する文字番号およびメモリグループ選択情報
を出力するコード変換回路と、文字セツト選択情
報により文字パターンデータ長を出力する文字パ
ターンデータ長発生回路と、前記文字セツト選択
情報と前記メモリグループ選択情報とによりグル
ープ基準アドレスを出力する基準アドレス発生回
路と、前記文字番号と前記文字パターンデータ長
との乗算を行なう乗算回路と、計数開始指令によ
り動作を開始し前記文字パターンデータ長に一致
するまで計数する計数回路と、前記計数回路の出
力と前記乗算回路の出力と前記グループ基準アド
レス発生回路の出力とを加算する加算回路と、前
記加算回路の出力により文字パターンデータを発
生する文字パターン記憶回路とを具備することを
特徴とする文字パターン発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18956681A JPS5891493A (ja) | 1981-11-26 | 1981-11-26 | 文字パタ−ン発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18956681A JPS5891493A (ja) | 1981-11-26 | 1981-11-26 | 文字パタ−ン発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5891493A JPS5891493A (ja) | 1983-05-31 |
| JPS6246874B2 true JPS6246874B2 (ja) | 1987-10-05 |
Family
ID=16243471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18956681A Granted JPS5891493A (ja) | 1981-11-26 | 1981-11-26 | 文字パタ−ン発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891493A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61116551A (ja) * | 1984-10-22 | 1986-06-04 | Fujitsu Ltd | ドットプリンタ |
| JP2547719B2 (ja) * | 1984-10-30 | 1996-10-23 | キヤノン株式会社 | 文書処理装置 |
| JP2889572B2 (ja) * | 1987-05-20 | 1999-05-10 | 株式会社日立製作所 | フォントデータ処理装置 |
-
1981
- 1981-11-26 JP JP18956681A patent/JPS5891493A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5891493A (ja) | 1983-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4468141A (en) | Character generator | |
| JPS62182795A (ja) | フォントカートリッジとそのデータ管理方法 | |
| JPH04220764A (ja) | 文字フォント圧縮方法および装置 | |
| US4445115A (en) | Display control unit having means for symbolic representation of graphical symbols | |
| JPS5834835B2 (ja) | 記憶デ−タの読出し装置 | |
| JPS5891493A (ja) | 文字パタ−ン発生回路 | |
| US5644684A (en) | High-efficiency compression suitable for use in character generation | |
| JPS5949584A (ja) | 各種文字サイズが混在するデ−タの処理方式 | |
| JPH0228474B2 (ja) | ||
| JPS648851B2 (ja) | ||
| JPS5816186B2 (ja) | 文字パタ−ン発生器 | |
| JP3013512B2 (ja) | バーコードプリンタ | |
| JPS6343503Y2 (ja) | ||
| JPH0596811A (ja) | 印字方法 | |
| JPS61179751A (ja) | パタ−ン変換装置 | |
| JPS61209167A (ja) | ワイヤドツトラインプリンタの印字制御回路 | |
| JPS61129683A (ja) | 文字発生方式 | |
| JPS5829513B2 (ja) | 特殊文字選択制御法 | |
| KR970022837A (ko) | 프린터의 반복 프린팅 수행회로 및 그 방법 | |
| JPH0112308Y2 (ja) | ||
| JPS6152684A (ja) | パタ−ンマスクｒｏｍの空白領域利用方法 | |
| JPS63178292A (ja) | 文字パタ−ン発生装置 | |
| JPS629962A (ja) | 文字パタ−ン書込み方式 | |
| JPS58119865A (ja) | ケイ線印字方式 | |
| JPS62293289A (ja) | 文字パタ−ン発生回路 |