JPH0468770B2 - - Google Patents
Info
- Publication number
- JPH0468770B2 JPH0468770B2 JP56096443A JP9644381A JPH0468770B2 JP H0468770 B2 JPH0468770 B2 JP H0468770B2 JP 56096443 A JP56096443 A JP 56096443A JP 9644381 A JP9644381 A JP 9644381A JP H0468770 B2 JPH0468770 B2 JP H0468770B2
- Authority
- JP
- Japan
- Prior art keywords
- island region
- insulating layer
- polysilicon
- island
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
- H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
Landscapes
- Recrystallisation Techniques (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体材料の処理方法に係り、特
に、物理的には、島領域における形状を保持し、
一方、その結晶構造においては、島領域において
再結晶化整例を行う技術に関するものである。
に、物理的には、島領域における形状を保持し、
一方、その結晶構造においては、島領域において
再結晶化整例を行う技術に関するものである。
最近のデイジタル回路装置（デイジタルIC）
においては、操作の高速化、少いスペースにより
多くの装置を組込むという回路の高集積化が、課
題となる傾向にある。これら２つの課題を同時
に、基本的に解決する１つの技術は、特性及び歩
留まりの両方面に関し、半導体材料を、改良する
ことである。
においては、操作の高速化、少いスペースにより
多くの装置を組込むという回路の高集積化が、課
題となる傾向にある。これら２つの課題を同時
に、基本的に解決する１つの技術は、特性及び歩
留まりの両方面に関し、半導体材料を、改良する
ことである。
半導体材料技術における最近の開発分野に、半
導体ウエフアー表面の欠陥回復の為のレーザーア
ニール法を用いる技術（エレクトロニツクデザイ
ン、1979年１月18日号参照）がある。これは、イ
オン注入工程中に、結晶格子の形がくずれ、非結
晶の状態となつたウエフアー表面の欠陥回復に用
いるものである。
導体ウエフアー表面の欠陥回復の為のレーザーア
ニール法を用いる技術（エレクトロニツクデザイ
ン、1979年１月18日号参照）がある。これは、イ
オン注入工程中に、結晶格子の形がくずれ、非結
晶の状態となつたウエフアー表面の欠陥回復に用
いるものである。
また、レーザーアニール法以前は、欠陥回復の
為の唯一の技術は、1000℃のオーブンに、ウエフ
アーを入れ、（約２時間かけて）結晶格子構造を
回復させるというものであつた。しかし、この方
法では、イオン注入分布の好ましくない移動が、
しばしばあつた。
為の唯一の技術は、1000℃のオーブンに、ウエフ
アーを入れ、（約２時間かけて）結晶格子構造を
回復させるというものであつた。しかし、この方
法では、イオン注入分布の好ましくない移動が、
しばしばあつた。
さて、レーザーアニール技術を用いると、ウエ
フアー一枚につき、わずか３分しか要せず、イオ
ン注入分布を、相対的に同一に保つことができ、
ほとんど完全な再結晶を得ることができ、表面の
電気特性を極めて良好である。
フアー一枚につき、わずか３分しか要せず、イオ
ン注入分布を、相対的に同一に保つことができ、
ほとんど完全な再結晶を得ることができ、表面の
電気特性を極めて良好である。
そこでこれを沈積（デポジツト）されたポリシ
リコンの島領域に対して、アニール処理を施した
場合（アプライド フイジツクス レターズ、34
巻、12号、19779年６月15日号のギボンス他の論
文参照）望ましい状態の再結晶を達成する為に
は、島領域の全深さにおいて溶解されなければな
らない。
リコンの島領域に対して、アニール処理を施した
場合（アプライド フイジツクス レターズ、34
巻、12号、19779年６月15日号のギボンス他の論
文参照）望ましい状態の再結晶を達成する為に
は、島領域の全深さにおいて溶解されなければな
らない。
以上のように、アニール技術による再結晶を利
用すれば、従来のシリコンの単結晶基板を用いる
代わりに、ポリシリコンの材料を用いることが可
能となり、安価である為、コストダウンに継が
る。
用すれば、従来のシリコンの単結晶基板を用いる
代わりに、ポリシリコンの材料を用いることが可
能となり、安価である為、コストダウンに継が
る。
しかしながら、レーザーにより、島領域を溶解
した場合、２つの問題点にぶつかる。
した場合、２つの問題点にぶつかる。
まず第一は、回りに何も支えるものがないと島
領域の端が丸くなつて、形がくずれてしまうこと
である。さらに、第二として、島領域を成す材料
自体の表面張力により、球状となる結果表面が平
でなくなり、材料の品質が低下することである。
領域の端が丸くなつて、形がくずれてしまうこと
である。さらに、第二として、島領域を成す材料
自体の表面張力により、球状となる結果表面が平
でなくなり、材料の品質が低下することである。
本発明の課題は、ポリシリコンから成る島領域
を、物理的に回りを補助して、レーザーアニール
の際に島領域の端が丸くなつて基板表面上で球状
になるのを防ぐことである。
を、物理的に回りを補助して、レーザーアニール
の際に島領域の端が丸くなつて基板表面上で球状
になるのを防ぐことである。
以上の課題を解決する為に、本発明において
は、ポリシリコンから成る島領域の回りに、形状
保持の為の壁を絶縁体により設けその後、レーザ
ーアニール処理を行う方法を用いる。すなわち本
発明においては、まず、基板上に絶縁層を設け、
その上にポリシリコンの島領域を形成する。次
に、前述の絶縁層と、ポリシリコンの島領域の表
面をおおう第二の絶縁層を形成する。その後、第
二の絶縁層を異方性プラズマエツチングする。
（R.ヘイネツク、「プラズマエツチングにおける
SiO2とSiとの相対的エツチ比の制御」ソリツド
ステートエレクトロニクス、18巻12号1146−1147
ページ、及び「シリコン上に二酸化シリコンを選
択的にエツチングする為のプラズマ反応装置」ソ
リツドステートエレクトロニクス、19巻12号1039
−1040ページ参照）この技術によると、絶縁層
は、基板表面に垂直な方向にのみエツチングされ
る為島領域の端を囲む薄い絶縁体だけが残り、島
領域の上表面は露出される。
は、ポリシリコンから成る島領域の回りに、形状
保持の為の壁を絶縁体により設けその後、レーザ
ーアニール処理を行う方法を用いる。すなわち本
発明においては、まず、基板上に絶縁層を設け、
その上にポリシリコンの島領域を形成する。次
に、前述の絶縁層と、ポリシリコンの島領域の表
面をおおう第二の絶縁層を形成する。その後、第
二の絶縁層を異方性プラズマエツチングする。
（R.ヘイネツク、「プラズマエツチングにおける
SiO2とSiとの相対的エツチ比の制御」ソリツド
ステートエレクトロニクス、18巻12号1146−1147
ページ、及び「シリコン上に二酸化シリコンを選
択的にエツチングする為のプラズマ反応装置」ソ
リツドステートエレクトロニクス、19巻12号1039
−1040ページ参照）この技術によると、絶縁層
は、基板表面に垂直な方向にのみエツチングされ
る為島領域の端を囲む薄い絶縁体だけが残り、島
領域の上表面は露出される。
以上のような方法により、ポリシリコンの島領
域の回りは形状保持の為の絶縁体壁で囲まれるこ
ととなり、よつて上記課題は解決される。
域の回りは形状保持の為の絶縁体壁で囲まれるこ
ととなり、よつて上記課題は解決される。
また、以上の方法によつて設けられた絶縁物の
壁は、シリコン島領域の物理的な形状維持に有益
なだけでなく、レーザーアニール工程において
は、結晶形成の均一化を向上させる為にも役立
つ。
壁は、シリコン島領域の物理的な形状維持に有益
なだけでなく、レーザーアニール工程において
は、結晶形成の均一化を向上させる為にも役立
つ。
壁と島領域の間の境界づけを精密にすればする
程、また境界をそれが接する表面に対し、垂直に
近づければ近づける程、レーザーアニール工程に
おいて、より均一な結晶を得ることができるから
である。
程、また境界をそれが接する表面に対し、垂直に
近づければ近づける程、レーザーアニール工程に
おいて、より均一な結晶を得ることができるから
である。
以下、本発明の構成を実施例により詳しく説明
する。
する。
第１図は、本発明の実施例を示し、基板３の上
をおおうように設けられた絶縁層の上に、ポリシ
リコンの島領域を形成する。このポリシリコン
は、この形成時点では、結晶学的方異を示してい
ないが、アニール工程を経て、結晶配列しなおさ
れ、素子特性、歩留り両面の改善の糸口となるよ
うな半導体材料となる可能性を有している。次に
化学的気相成長法（CVD）を用いて島領域７の
上と基板をおおう絶縁層２の露出部分をおおう絶
縁層８を成長させる。これらの工程を経たもの
を、さらに異方性プラズマエツチ工程にかけ、こ
こで基板表面に垂直方向にのみされることによつ
て一番上の絶縁層８をとり除く。
をおおうように設けられた絶縁層の上に、ポリシ
リコンの島領域を形成する。このポリシリコン
は、この形成時点では、結晶学的方異を示してい
ないが、アニール工程を経て、結晶配列しなおさ
れ、素子特性、歩留り両面の改善の糸口となるよ
うな半導体材料となる可能性を有している。次に
化学的気相成長法（CVD）を用いて島領域７の
上と基板をおおう絶縁層２の露出部分をおおう絶
縁層８を成長させる。これらの工程を経たもの
を、さらに異方性プラズマエツチ工程にかけ、こ
こで基板表面に垂直方向にのみされることによつ
て一番上の絶縁層８をとり除く。
第２図は、プラズマエツチの結果を示し、ポリ
シリコンの表面は、露出されそのポリシリコンの
島領域７の回りを囲む壁領域９が形成されてい
る。
シリコンの表面は、露出されそのポリシリコンの
島領域７の回りを囲む壁領域９が形成されてい
る。
この本発明の実施例による方法は、シリコンの
基板から始める。基板の上に二酸化シリコンの絶
縁層を設け、その上に、約0.5ミクロンのポリシ
リコンの島領域を形成した。次に化学的気相成長
法を使つて島領域とむきだしになつている絶縁層
の上に、もう一層の絶縁層を成長させた。それ
を、基板表面に垂直方向にのみエツチされる異方
性プラズマエツチ工程にかける。このエツチング
により、島領域の垂直面を囲む保持の為の壁部を
残し、上部の絶縁層をとり除くことができる。
基板から始める。基板の上に二酸化シリコンの絶
縁層を設け、その上に、約0.5ミクロンのポリシ
リコンの島領域を形成した。次に化学的気相成長
法を使つて島領域とむきだしになつている絶縁層
の上に、もう一層の絶縁層を成長させた。それ
を、基板表面に垂直方向にのみエツチされる異方
性プラズマエツチ工程にかける。このエツチング
により、島領域の垂直面を囲む保持の為の壁部を
残し、上部の絶縁層をとり除くことができる。
尚、本発明におけるアニール工程においては、
４〜7Wの出力のCWレーザーを用いる。レーザ
ーの照射スポツト範囲は、ほぼ直径50ミクロンで
あり、10.4cm／秒の速度で島領域表面を走査する
ことを要する。
４〜7Wの出力のCWレーザーを用いる。レーザ
ーの照射スポツト範囲は、ほぼ直径50ミクロンで
あり、10.4cm／秒の速度で島領域表面を走査する
ことを要する。
工程完了後の測定結果は、表面キヤリア移動率
は、シリコン単結晶における600〜700cm2／ボルト
秒に対しほぼ同一な600cm2／ボルト秒とい良好な
結果が得られ従来の性能に充分に達するものと考
えられる。
は、シリコン単結晶における600〜700cm2／ボルト
秒に対しほぼ同一な600cm2／ボルト秒とい良好な
結果が得られ従来の性能に充分に達するものと考
えられる。
以上のように、本発明によれば、ポリシリコン
材料から出発して、レーザーアニール工程を経て
均一な結晶格子をもち、高品質な半導体材料に島
領域を変化させることができる。換言すれば、単
結晶シリコン材料を形成する工程を改良し、シリ
コン材料の島領域の形状、及び品質を向上させる
ことができる。また、このような島領域を使用す
ることにより、安価な集積回路を得ることができ
る。
材料から出発して、レーザーアニール工程を経て
均一な結晶格子をもち、高品質な半導体材料に島
領域を変化させることができる。換言すれば、単
結晶シリコン材料を形成する工程を改良し、シリ
コン材料の島領域の形状、及び品質を向上させる
ことができる。また、このような島領域を使用す
ることにより、安価な集積回路を得ることができ
る。
以上の説明に関して更に以下の項を開示する。
(1) 半導体装置を製造する為に、半導体材料の小
さな島領域を形成する方法であつて、半導体材
料の上記島領域の周囲に、形状保持の為の壁を
形成する工程と、上記島領域に対し、一時的に
レーザー照射によるアニールを行う工程とを有
する半導体島領域形成方法。
さな島領域を形成する方法であつて、半導体材
料の上記島領域の周囲に、形状保持の為の壁を
形成する工程と、上記島領域に対し、一時的に
レーザー照射によるアニールを行う工程とを有
する半導体島領域形成方法。
(2) 基板上に、絶縁層を形成した上に、ポリシリ
コン層を形成する工程と、半導体材料の島領域
となる上記ポリシリコン層の特定領域を絶縁体
でマスキングする工程と、上記ポリシリコン層
の露出した表面を酸化する工程と、その後上記
島領域の表面から上記絶縁体のマスクをとり除
く工程とを含む第１項記載の半導体島領域形成
方法。
コン層を形成する工程と、半導体材料の島領域
となる上記ポリシリコン層の特定領域を絶縁体
でマスキングする工程と、上記ポリシリコン層
の露出した表面を酸化する工程と、その後上記
島領域の表面から上記絶縁体のマスクをとり除
く工程とを含む第１項記載の半導体島領域形成
方法。
(3) 基板上に形成した第一の絶縁層の上に、小さ
なポリシリコンの島領域を設ける工程と上記第
一の絶縁層と上記島領域の上をおおう第二の絶
縁層を形成する工程と異方性プラズマエツチン
グ技術を用い、上記島領域の回りを囲む壁を残
したまま上記島領域の表面から、第二の絶縁層
をとり除く工程とを含む第１項記載の半導体島
領域作成方法。
なポリシリコンの島領域を設ける工程と上記第
一の絶縁層と上記島領域の上をおおう第二の絶
縁層を形成する工程と異方性プラズマエツチン
グ技術を用い、上記島領域の回りを囲む壁を残
したまま上記島領域の表面から、第二の絶縁層
をとり除く工程とを含む第１項記載の半導体島
領域作成方法。
第１図は、ポリシリコンの島領域を基板上の絶
縁層の上に設けた後に、CVD工程を経ることに
より、表面部分が絶縁層によりおおわれた状態の
断面図を示す。第２図は、異方性プラズマエツチ
ングの結果島領域と島領域を囲む保持の為の壁が
残つた状態の断面図を示す。 ２…絶縁層、３…基板、７…ポリシリコンの島
領域、８…絶縁層、９…絶縁層（保持の為の壁）。
縁層の上に設けた後に、CVD工程を経ることに
より、表面部分が絶縁層によりおおわれた状態の
断面図を示す。第２図は、異方性プラズマエツチ
ングの結果島領域と島領域を囲む保持の為の壁が
残つた状態の断面図を示す。 ２…絶縁層、３…基板、７…ポリシリコンの島
領域、８…絶縁層、９…絶縁層（保持の為の壁）。
Claims (1)
- 【特許請求の範囲】 １ 半導体装置を製造する為に、半導体材料の島
領域を形成する方法であつて、 (a) 基板上の第１の絶縁層上にポリシリコンから
成る島領域を形成する工程と、 (b) 上記第１の絶縁層及び上記島領域上に第２の
絶縁層を形成する工程と、 (c) 上記第２の絶縁層を異方性プラズマエツチン
グすることにより上記島領域の表面から上記第
２の絶縁層を除去し、上記島領域の周囲に壁を
形成する工程と、 (d) 上記島領域に対し、レーザー照射によるアニ
ールを行う工程とを有する半導体島領域形成方
法。 ２ 特許請求の範囲第１項において、上記壁と上
記島領域との接する面は、上記基板に対してほぼ
垂直であることを特徴とする半導体島領域形成方
法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/161,712 US4372990A (en) | 1980-06-23 | 1980-06-23 | Retaining wall technique to maintain physical shape of material during transient radiation annealing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5728342A JPS5728342A (en) | 1982-02-16 |
| JPH0468770B2 true JPH0468770B2 (ja) | 1992-11-04 |
Family
ID=22582381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9644381A Granted JPS5728342A (en) | 1980-06-23 | 1981-06-22 | Method of forming insular semiconductor region |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4372990A (ja) |
| JP (1) | JPS5728342A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5891621A (ja) * | 1981-11-26 | 1983-05-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS58115832A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS58164219A (ja) * | 1982-03-25 | 1983-09-29 | Agency Of Ind Science & Technol | 積層型半導体装置の製造方法 |
| US4536231A (en) * | 1982-10-19 | 1985-08-20 | Harris Corporation | Polysilicon thin films of improved electrical uniformity |
| JPS59205712A (ja) * | 1983-04-30 | 1984-11-21 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50144376A (ja) * | 1974-05-09 | 1975-11-20 | ||
| JPS55115341A (en) * | 1979-02-28 | 1980-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| US4269631A (en) * | 1980-01-14 | 1981-05-26 | International Business Machines Corporation | Selective epitaxy method using laser annealing for making filamentary transistors |
| JPS56126914A (en) * | 1980-03-11 | 1981-10-05 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4303455A (en) * | 1980-03-14 | 1981-12-01 | Rockwell International Corporation | Low temperature microwave annealing of semiconductor devices |
-
1980
- 1980-06-23 US US06/161,712 patent/US4372990A/en not_active Expired - Lifetime
-
1981
- 1981-06-22 JP JP9644381A patent/JPS5728342A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5728342A (en) | 1982-02-16 |
| US4372990A (en) | 1983-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6359251B2 (ja) | ||
| US4494303A (en) | Method of making dielectrically isolated silicon devices | |
| JPH06177036A (ja) | 半導体薄膜結晶の成長方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JPH0468770B2 (ja) | ||
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPH03154372A (ja) | 半導体装置の製造方法 | |
| JP2579494B2 (ja) | Ｓｏｉウエハの製造方法 | |
| JP2005268792A (ja) | 半導体デバイス製造方法、半導体デバイス、および装置 | |
| JP3003598B2 (ja) | 半導体装置の製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JP2001144095A (ja) | アニーリングを伴った半導体ウェーハの製造方法及び半導体素子の製造方法 | |
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JPH06132292A (ja) | 半導体装置及びその製造方法 | |
| JPH06333826A (ja) | 結晶成長方法および薄膜トランジスタの製造方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPH0637032A (ja) | 半導体装置の製造方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS61128515A (ja) | 半導体装置の製造方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 |