JPS5891626A - 蒸着方法 - Google Patents
蒸着方法Info
- Publication number
- JPS5891626A JPS5891626A JP56189463A JP18946381A JPS5891626A JP S5891626 A JPS5891626 A JP S5891626A JP 56189463 A JP56189463 A JP 56189463A JP 18946381 A JP18946381 A JP 18946381A JP S5891626 A JPS5891626 A JP S5891626A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- purity
- evaporation source
- substrate
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アモルファスシリコン(以ドa−8iと略す
。)1に基体上t−堆積させる蒸着方法じ関するもので
ある。
。)1に基体上t−堆積させる蒸着方法じ関するもので
ある。
近年、a −8iを太陽電池、電子写真感光体等(−用
いることが試みられている。この棟のa −8i膜を形
成する方法のうち、グロー放軍法の場合−二は、Vラン
ガスを供給しながら同ガスからa −Siを堆積させる
ため(−1基本的(−はVランガスの純度並のa−8i
膜が得られることが期待できる。また、スパッタ法(−
よれは、シリコンスパッタターゲットの表面からシリコ
ンを削り収って基板上じ付着させるから、やはりシリコ
ンスパッタターゲット並の純度のa−8i膜1%を形成
できるものと期待できる。
いることが試みられている。この棟のa −8i膜を形
成する方法のうち、グロー放軍法の場合−二は、Vラン
ガスを供給しながら同ガスからa −Siを堆積させる
ため(−1基本的(−はVランガスの純度並のa−8i
膜が得られることが期待できる。また、スパッタ法(−
よれは、シリコンスパッタターゲットの表面からシリコ
ンを削り収って基板上じ付着させるから、やはりシリコ
ンスパッタターゲット並の純度のa−8i膜1%を形成
できるものと期待できる。
しかしながら、蒸着法によってa −8i%:堆積させ
る場合には、次のような問題点が生じることか判明した
。蒸着法では、ある一定量のシリコンを同時(−加熱、
蒸発させるのが常である。この際、シリコンは真空蒸留
されているのと等価な状態に置かれ、シリコンより蒸発
し易い不純物(シリコン中C:含まれているCs1Na
、 K、 Li、 Mg、 Ca、 Ba−等)がシリ
コンと共(;先に蒸発してシリコン中で徐々(;少なく
なり、次シーはシリコンより蒸発し難い不純物(Ir、
PL、 Pd、 W、 Zr、Ti等)がシリコンと
共に蒸発する。そしてシリコンを収容する同一のカーボ
ンるつぼを使用し、その中にシリコンを次々と添加して
蒸着操作を繰返すと、上記の蒸発し難い不純物の濃度(
シリコン中)が次第に上昇すること(−なるから、シリ
コン蒸発源の純度が変化してしまう。このために、基板
上4:堆積するa−8iの純度が蒸着操作の時間経過に
伴なって変化し、a−8i膜の朕愼や各ロット間シーは
らつきか生じる。しかも、堆積するa −8iの純度が
変化することから、シリコン蒸発源(−並置したドーパ
ント蒸発源からa−8i中(−ドープするドナー又はア
クセプタ不純物のドーピング効率が変動し、またそのド
ーパントとしての働きも悪くなる。
る場合には、次のような問題点が生じることか判明した
。蒸着法では、ある一定量のシリコンを同時(−加熱、
蒸発させるのが常である。この際、シリコンは真空蒸留
されているのと等価な状態に置かれ、シリコンより蒸発
し易い不純物(シリコン中C:含まれているCs1Na
、 K、 Li、 Mg、 Ca、 Ba−等)がシリ
コンと共(;先に蒸発してシリコン中で徐々(;少なく
なり、次シーはシリコンより蒸発し難い不純物(Ir、
PL、 Pd、 W、 Zr、Ti等)がシリコンと
共に蒸発する。そしてシリコンを収容する同一のカーボ
ンるつぼを使用し、その中にシリコンを次々と添加して
蒸着操作を繰返すと、上記の蒸発し難い不純物の濃度(
シリコン中)が次第に上昇すること(−なるから、シリ
コン蒸発源の純度が変化してしまう。このために、基板
上4:堆積するa−8iの純度が蒸着操作の時間経過に
伴なって変化し、a−8i膜の朕愼や各ロット間シーは
らつきか生じる。しかも、堆積するa −8iの純度が
変化することから、シリコン蒸発源(−並置したドーパ
ント蒸発源からa−8i中(−ドープするドナー又はア
クセプタ不純物のドーピング効率が変動し、またそのド
ーパントとしての働きも悪くなる。
本発明者4hは、こうした間紬点を鋭意検討した結果、
a−8i特有の性質に着目し、堆積するa−8i膜のば
らつきを効果的になくせる方法をついシー見出し、本発
明に到達したのである。
a−8i特有の性質に着目し、堆積するa−8i膜のば
らつきを効果的になくせる方法をついシー見出し、本発
明に到達したのである。
即ち、本発明は、堆積するa −Siのギャップステー
ト密度(一対応した純度5N以上のv9コンを蒸発源と
して使用することを特徴とするものである。
ト密度(一対応した純度5N以上のv9コンを蒸発源と
して使用することを特徴とするものである。
通常の結晶シリコン等においては母相の純度が変化する
と得られる膜特性にも差が生じるが、a−Si Eおい
てはその特性を決める最大要因はダングリングボンド(
Si間共有結合の切れた状態)(−基くギャップステー
ト密度である。このギャップステート(局在準位)密度
はa−8iの作成条件シーよって一義的シー決まるもの
であるか、a−8iを構成するシリコンの純度があるレ
ベル以上でありさえすれば、非常に多量に存在するギヤ
ラプスf−)(mよってずべてa −8i膜特性が決め
られてしまう。つまり、ギャップステートか非常(−多
い場合には、他の不純物による影響を受けることなくギ
ャップステートの状態(上記ダングリングボンドへの水
素原子の導入割合)で膜特性を決めることができ、この
ためa−8i純度、従って蒸発源のシリコンの純度を5
N (99,999%)にまで落とすことが可能となる
ことか、本発明者によってはじめて見出されたのである
。これを言い換えれば、a−8i膜から予想される純度
以上のシリコンを蒸発源として用い、一種の不純物とも
見なせるギャップステート密度の高い低純度a−8iの
場合には、シリコン蒸発源の純度は予想される以上(I
IIち、最低sN)あればよく、5N〜8Nの範囲にす
るのが望ましい。逆シー、ギャップステート密度の低い
a −si *を形成するとき(−は、シリコンより蒸
発し易い°不純物の混入が純度5Nの場合でも影響を現
わすことがあるが、このような場合にはより高純度(実
用的シーは9N〜l0N)のシリコンを蒸発源として使
用するのがよい。
と得られる膜特性にも差が生じるが、a−Si Eおい
てはその特性を決める最大要因はダングリングボンド(
Si間共有結合の切れた状態)(−基くギャップステー
ト密度である。このギャップステート(局在準位)密度
はa−8iの作成条件シーよって一義的シー決まるもの
であるか、a−8iを構成するシリコンの純度があるレ
ベル以上でありさえすれば、非常に多量に存在するギヤ
ラプスf−)(mよってずべてa −8i膜特性が決め
られてしまう。つまり、ギャップステートか非常(−多
い場合には、他の不純物による影響を受けることなくギ
ャップステートの状態(上記ダングリングボンドへの水
素原子の導入割合)で膜特性を決めることができ、この
ためa−8i純度、従って蒸発源のシリコンの純度を5
N (99,999%)にまで落とすことが可能となる
ことか、本発明者によってはじめて見出されたのである
。これを言い換えれば、a−8i膜から予想される純度
以上のシリコンを蒸発源として用い、一種の不純物とも
見なせるギャップステート密度の高い低純度a−8iの
場合には、シリコン蒸発源の純度は予想される以上(I
IIち、最低sN)あればよく、5N〜8Nの範囲にす
るのが望ましい。逆シー、ギャップステート密度の低い
a −si *を形成するとき(−は、シリコンより蒸
発し易い°不純物の混入が純度5Nの場合でも影響を現
わすことがあるが、このような場合にはより高純度(実
用的シーは9N〜l0N)のシリコンを蒸発源として使
用するのがよい。
例えば、a−8iのギャップステート密度を10ifl
l/eV−7と表わすと、蒸発源としてのシリコンの純
度は(2x−i)Nと予想される。従って、この予想純
度より大きい((22−i) +i )N以上のシリコ
ンを用いれば充分である。ギャップステート(ダングリ
ングボンド)密度かxo”a/eV11dのとき(;は
シリコンとして((22−18) 十t )N = s
Nの純度のものを用いれば間C2合うこと(−なる。
l/eV−7と表わすと、蒸発源としてのシリコンの純
度は(2x−i)Nと予想される。従って、この予想純
度より大きい((22−i) +i )N以上のシリコ
ンを用いれば充分である。ギャップステート(ダングリ
ングボンド)密度かxo”a/eV11dのとき(;は
シリコンとして((22−18) 十t )N = s
Nの純度のものを用いれば間C2合うこと(−なる。
またギャップステート密度が1が6個/eV−csfの
ときは((a2−to) +1 )N = 7 N以上
のシリコンを用いる。
ときは((a2−to) +1 )N = 7 N以上
のシリコンを用いる。
本発明の方法(;よれば、a−8iのギャップステート
密度(:対応した純度5N以上のv’)コンを用いるこ
とシーよって、作成されたa −8i 繰及び素子の性
能をほぼ同一シーすることができる。またv9コンの純
度を上げるときシーは、同一るつぼの使用寿命が延び、
例えば5Nシリコン(−比べて9Nのシリコンの場合、
るつぼ寿命は原理的には約to’倍となる。またコスト
rkI+一ついては、グロ−放電の場合のガス利用効率
は極めて悪い(殆んどか未使用のまま排出される)が、
本発明のようなl#、、sr法の場合は材料の約50%
以上を膜生成に使えき0岬効率が良いので、高純度のシ
リコンを用いてもコスト的(−相殺され、問題とはなら
ない。
密度(:対応した純度5N以上のv’)コンを用いるこ
とシーよって、作成されたa −8i 繰及び素子の性
能をほぼ同一シーすることができる。またv9コンの純
度を上げるときシーは、同一るつぼの使用寿命が延び、
例えば5Nシリコン(−比べて9Nのシリコンの場合、
るつぼ寿命は原理的には約to’倍となる。またコスト
rkI+一ついては、グロ−放電の場合のガス利用効率
は極めて悪い(殆んどか未使用のまま排出される)が、
本発明のようなl#、、sr法の場合は材料の約50%
以上を膜生成に使えき0岬効率が良いので、高純度のシ
リコンを用いてもコスト的(−相殺され、問題とはなら
ない。
ギャップステート密度の多いときには低純度のシリコン
の使用が可能であるが、このような低純度シリコンは製
造コストが安くて経済的である。
の使用が可能であるが、このような低純度シリコンは製
造コストが安くて経済的である。
次(−1本発明の方法を更(−詳細(−説明する。
図面C−は、本発明の方法を実施するのに使用可能な真
空蒸着装置の一例が示されている。この装置lは、被蒸
着基板l及び純度5N以上のシリコン蒸発源2を収容し
た真空槽(即ちペルジャー)3を具備している。基板1
はヒーター4で350〜450℃シー加熱される一方、
直流電源5によりθ〜−5oKVornJルー5oKV
ornJバイアス晰圧扛活性水素及び水素イオyv擲入
するための導・6 入営、7は水素ガスを活性
化及びイオン化するために導入f6中に設けられた放電
管、8は排気管であって真空ポンプ(図示せず)に接続
されている。
空蒸着装置の一例が示されている。この装置lは、被蒸
着基板l及び純度5N以上のシリコン蒸発源2を収容し
た真空槽(即ちペルジャー)3を具備している。基板1
はヒーター4で350〜450℃シー加熱される一方、
直流電源5によりθ〜−5oKVornJルー5oKV
ornJバイアス晰圧扛活性水素及び水素イオyv擲入
するための導・6 入営、7は水素ガスを活性
化及びイオン化するために導入f6中に設けられた放電
管、8は排気管であって真空ポンプ(図示せず)に接続
されている。
この装置を用いることによって、例えば1O−4T6r
rオーダーの真空下で蒸発源2から蒸発されたシリコン
を基板1上にa −8iとして堆積させると同時に、負
電位の基板1上へ導入管6からの活性ガスを吸引して堆
積するa−8i中に水素原子を結合せしめ、上述したダ
ングリングボンドを水素癒子で埋めるようにする。得ら
れた水素含有暑−8iは、暗抵抗及び光感度ともに充分
なものとなり、膜質が均一でばらつきの少ないものとな
っている。
rオーダーの真空下で蒸発源2から蒸発されたシリコン
を基板1上にa −8iとして堆積させると同時に、負
電位の基板1上へ導入管6からの活性ガスを吸引して堆
積するa−8i中に水素原子を結合せしめ、上述したダ
ングリングボンドを水素癒子で埋めるようにする。得ら
れた水素含有暑−8iは、暗抵抗及び光感度ともに充分
なものとなり、膜質が均一でばらつきの少ないものとな
っている。
図面に示した真空蒸着装@を用い、次の条件で実際に蒸
着操作を行なった。
着操作を行なった。
水素流量 109ee/m1n
(真空度5X 10= Torr)
基板温度 400℃
a−8i堆槓速度 20λ/se@
放電電流 0.6 Aの放電管を2個使用放電電
圧 aooV(各放電管共)基板電圧 −
4KV 基板の材質 石英ガラス この条件下で基板上に形成されたa −8i II′i
下記表に示す膜性能を有していた。
圧 aooV(各放電管共)基板電圧 −
4KV 基板の材質 石英ガラス この条件下で基板上に形成されたa −8i II′i
下記表に示す膜性能を有していた。
*aDは暗伝導度を示す。
**Δ6pは、光照射時(照射光量:zeV、;yオト
ン1O1s個/cd −see )の光伝導度変化量を
示す。
ン1O1s個/cd −see )の光伝導度変化量を
示す。
上記結果によれば、a−8iのギャップステート密度に
対応して8i純度を決めれば、a−8i膜の電気的特性
には実質的なばらつきがなくなることが分る。また上記
の各測定値は、a−8iが光半導体(例えば光センサ−
)として使用可能であることを示してい条。但、シリコ
ン純度が5N〜6Nの場合は、光半導体として使用可能
な最低の限界であると考えられる。
対応して8i純度を決めれば、a−8i膜の電気的特性
には実質的なばらつきがなくなることが分る。また上記
の各測定値は、a−8iが光半導体(例えば光センサ−
)として使用可能であることを示してい条。但、シリコ
ン純度が5N〜6Nの場合は、光半導体として使用可能
な最低の限界であると考えられる。
また、次の事実も確認された。即ち、5N〜6Nの純度
の8iを用いた場合、1回の蒸着で上記表の特性を示す
が、3回目の蒸着以降はギャップステート密度がt o
”@/eV adに劣化した(doはlO′(Ω@CI
L)−’、△6Fは1−(Ω・m)−’)。
の8iを用いた場合、1回の蒸着で上記表の特性を示す
が、3回目の蒸着以降はギャップステート密度がt o
”@/eV adに劣化した(doはlO′(Ω@CI
L)−’、△6Fは1−(Ω・m)−’)。
従って、1〜2回の蒸着では、充分使用可能であった。
また、9N、〜IONの純度の8iの場合は、10回目
の蒸着においても変化がなく、良好な膜性能を得ること
ができた。
の蒸着においても変化がなく、良好な膜性能を得ること
ができた。
以上に説明した例においては、例えば、上述した活性水
素及び水素イオンに代えて、或いはこれと併用して、同
様の機能を果すフッ素等の活性ノ)ロゲン及びハロゲン
イオンをペルジャー内に導入することができる。また、
上述のa−8i層の電気伝導性を制御するためのドーノ
くント、即ち周期表第■族又はsv族元素(例えばボロ
ン、アルミニウム、リン、砒素)Vペルジャー内にVボ
ラン、ホスフィン等のガスとして供給する導入管を配設
することができる。これらのドーノ曵ントは、上述のシ
リコン蒸発源と並置した周期表第■族又は第■族元素の
蒸発源からドープするようにしてもよい。また、上述し
た放電管はペルジャー内に配してもよい。なお、本発明
による方法は、太陽電池や電子写真感光体等に使用され
るa −Siを形成するのに好適である。
素及び水素イオンに代えて、或いはこれと併用して、同
様の機能を果すフッ素等の活性ノ)ロゲン及びハロゲン
イオンをペルジャー内に導入することができる。また、
上述のa−8i層の電気伝導性を制御するためのドーノ
くント、即ち周期表第■族又はsv族元素(例えばボロ
ン、アルミニウム、リン、砒素)Vペルジャー内にVボ
ラン、ホスフィン等のガスとして供給する導入管を配設
することができる。これらのドーノ曵ントは、上述のシ
リコン蒸発源と並置した周期表第■族又は第■族元素の
蒸発源からドープするようにしてもよい。また、上述し
た放電管はペルジャー内に配してもよい。なお、本発明
による方法は、太陽電池や電子写真感光体等に使用され
るa −Siを形成するのに好適である。
図面は本発明による方法を実施するのに使用可能な真空
蒸着装置の一例の概略断面図である。 なお、図面に用いられている符号において、l・・・・
・・・基 板 2・・・・・・・シリコン蒸発源 6・・・・・・・活性水素又は水素イオン導入管7・・
・・・・・放電管 である。 代理人 弁理士 逢 坂 宏
蒸着装置の一例の概略断面図である。 なお、図面に用いられている符号において、l・・・・
・・・基 板 2・・・・・・・シリコン蒸発源 6・・・・・・・活性水素又は水素イオン導入管7・・
・・・・・放電管 である。 代理人 弁理士 逢 坂 宏
Claims (1)
- 【特許請求の範囲】 1、シリコン蒸発源からシリコンを珠発させ、アモルフ
ァスシリコンとして基体上に堆積させるに際し、このア
モルファスシリコンのギャップステート密度に対応した
純度5N以上のシリコンを蒸発源として使用することを
特徴とする蒸着方法。 2、アモルファスシリコンのギャップステート密度が高
いときには蒸発源としてのV9コンの純度を低(し、前
記ギャップステート自密度が低いと ゛きには蒸発源と
してのシリコンの純度な軸くする。 特許請求の範囲の第1項に記載した方法。 3、アモルファスシリコンのギャップステー1度を10
’個/ eV・dと表わした場合、蒸発源としてのシリ
コン純度な((2z−i)−H)N以上とする特許請求
の第1項又は第2項(:記載した方法。 4、活性水素及び水素イオンと、活性ハロゲン及びハロ
ゲンイオンとの少なくとも一方からなる活性ガスを基体
上4:供給する、特許請求の範囲の第1項〜第3項のい
ずれか1項シー記載した方法。 5、基体を加熱すると共−一、この基体(−負の直流バ
イアス電圧を特徴する特許請求の範囲の第1項〜s4項
のいずれか1項1:記載した方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189463A JPS5891626A (ja) | 1981-11-26 | 1981-11-26 | 蒸着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189463A JPS5891626A (ja) | 1981-11-26 | 1981-11-26 | 蒸着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5891626A true JPS5891626A (ja) | 1983-05-31 |
Family
ID=16241685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189463A Pending JPS5891626A (ja) | 1981-11-26 | 1981-11-26 | 蒸着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891626A (ja) |
-
1981
- 1981-11-26 JP JP56189463A patent/JPS5891626A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307146B1 (en) | Amorphous silicon solar cell | |
| EP2075850A2 (en) | Photoelectric conversion device and manufacturing method thereof | |
| JP2000252484A (ja) | 非晶質シリコン系薄膜光電変換装置の製造方法 | |
| JPH07123112B2 (ja) | p形アモルファス半導体を堆積させる方法及び電子写真用光受容体の製造方法 | |
| JPH0143449B2 (ja) | ||
| US6503771B1 (en) | Semiconductor photoelectrically sensitive device | |
| US4396793A (en) | Compensated amorphous silicon solar cell | |
| JPH0253941B2 (ja) | ||
| KR910002764B1 (ko) | 비결정 반도체의 제법 및 장치 | |
| JPS5891626A (ja) | 蒸着方法 | |
| US5278015A (en) | Amorphous silicon film, its production and photo semiconductor device utilizing such a film | |
| US7038238B1 (en) | Semiconductor device having a non-single crystalline semiconductor layer | |
| JPH0329373A (ja) | 非晶質太陽電池 | |
| JPH0691010B2 (ja) | 非晶質薄膜の製法 | |
| US5152833A (en) | Amorphous silicon film, its production and photo semiconductor device utilizing such a film | |
| JPS6335026B2 (ja) | ||
| FR2573249A1 (fr) | Procede pour la preparation d'elements semi-conducteurs a couches minces, et en particulier de cellules solaires | |
| JPH0982996A (ja) | 非晶質薄膜太陽電池 | |
| JP2001332497A (ja) | シリコン膜の製造方法およびそれにより得られるシリコン膜 | |
| JPS6360830B2 (ja) | ||
| US5258207A (en) | Amorphous silicon film, its production and photo semiconductor device utilizing such a film | |
| JPS5891623A (ja) | 半導体層の形成方法 | |
| JPH0620155B2 (ja) | 非晶質光電変換素子の製造方法および製造装置 | |
| JPS5916326A (ja) | 薄膜の製造方法 | |
| JP2004266111A (ja) | 微結晶膜および微結晶薄膜太陽電池の製造方法 |