JPS5891623A - 半導体層の形成方法 - Google Patents
半導体層の形成方法Info
- Publication number
- JPS5891623A JPS5891623A JP56189460A JP18946081A JPS5891623A JP S5891623 A JPS5891623 A JP S5891623A JP 56189460 A JP56189460 A JP 56189460A JP 18946081 A JP18946081 A JP 18946081A JP S5891623 A JPS5891623 A JP S5891623A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hydrogen
- amorphous silicon
- silicon
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は牛導体層、特にアモルファスシリコン（以下、
５に−ｓｉと略す。）層の形成方法に関する亀のである
。
５に−ｓｉと略す。）層の形成方法に関する亀のである
。
近年、太陽電池、電子写真感光体としてａ −８１を用
いる仁とが試みられている。この種のａ −ｓｉは例え
ば真空蒸着法で基板上に堆積せしめられ、この際＜ａ−
Ｓｔ中のダングリングボンドを埋めてその感光特性を良
くするために活性水素ガスを同時に供給することがある
。しかしながら、暗抵抗が充分に低くて光感度も良好な
ａ −８ｉ層を効果的に形成する方法状、未だ見出され
ていないのが実情である。
いる仁とが試みられている。この種のａ −ｓｉは例え
ば真空蒸着法で基板上に堆積せしめられ、この際＜ａ−
Ｓｔ中のダングリングボンドを埋めてその感光特性を良
くするために活性水素ガスを同時に供給することがある
。しかしながら、暗抵抗が充分に低くて光感度も良好な
ａ −８ｉ層を効果的に形成する方法状、未だ見出され
ていないのが実情である。
本発明者は種々検討を重ねえ結果、上記の如き真空蒸着
法において牲に基板温度が堆積膜の特性を大きく左右し
、かつその堆積速度も重要な役割をなしていることをつ
き止め、本発明に到達した（ のである。
法において牲に基板温度が堆積膜の特性を大きく左右し
、かつその堆積速度も重要な役割をなしていることをつ
き止め、本発明に到達した（ のである。
即ち、本発明は、水素ガス等の活性修飾ガスの存在下で
シリコン等の半導体材料を基体上に堆積させるに際し、
基体温度を３５０〜４５０’Ｃに、かつ堆積速度を０．
１〜８０Ａ／秒に保持することを特徴とする方法に係る
ものである。
シリコン等の半導体材料を基体上に堆積させるに際し、
基体温度を３５０〜４５０’Ｃに、かつ堆積速度を０．
１〜８０Ａ／秒に保持することを特徴とする方法に係る
ものである。
本発明者は、本発明を案出する過程で次の如き認識を踏
まえて鋭意検討を加えた。
まえて鋭意検討を加えた。
真空中（特に１０ Ｔｏｒｒ以上の真空度）で石英板
上にシリコンを真空蒸着する場合、その基板（石英板）
温度によりて特性の異なる堆積膜が得られることが判明
した。 この場合、低温で得られる膜よシも高温で得ら
れる膜の方が見かけ上のオプティカルギャップ（光が吸
収されるエネルギーギャップ）が大きくなることが確認
された０ このことは、チーりング（Ｔａｉｌｌｎｇ）
の大小、即ちギャップステートの大小を反映しているも
のと考えられ、膜の光応答性の結果からも示唆されるこ
とが分つた０ りｉシ、高温で形成した膜はギャップス
テートがよシ小さく膜構造が良好となっている。
上にシリコンを真空蒸着する場合、その基板（石英板）
温度によりて特性の異なる堆積膜が得られることが判明
した。 この場合、低温で得られる膜よシも高温で得ら
れる膜の方が見かけ上のオプティカルギャップ（光が吸
収されるエネルギーギャップ）が大きくなることが確認
された０ このことは、チーりング（Ｔａｉｌｌｎｇ）
の大小、即ちギャップステートの大小を反映しているも
のと考えられ、膜の光応答性の結果からも示唆されるこ
とが分つた０ りｉシ、高温で形成した膜はギャップス
テートがよシ小さく膜構造が良好となっている。
しかしながら、他方、修飾ガスとして例えば活性水素及
び水素イオンを供給して操作した場合、基板温度を上昇
させてゆくと、高温になるに従りて堆積膜中に水素が含
有され難くなることが発見され、かつ温度をあま）上げ
すぎると堆積膜が結晶化して不適当となることが分りた
。 これでは、ＭｌＩ性（特に暗抵抗及び光感度）が悪
くなってしまう〇 そこで、本発明者は、ある高温状態に基板を保持してギ
ャップステートが少なくなる状態に設定し、この状態で
ダングリングボンドを充分に埋め得る水素含有量を保証
できる条件を検討した。
び水素イオンを供給して操作した場合、基板温度を上昇
させてゆくと、高温になるに従りて堆積膜中に水素が含
有され難くなることが発見され、かつ温度をあま）上げ
すぎると堆積膜が結晶化して不適当となることが分りた
。 これでは、ＭｌＩ性（特に暗抵抗及び光感度）が悪
くなってしまう〇 そこで、本発明者は、ある高温状態に基板を保持してギ
ャップステートが少なくなる状態に設定し、この状態で
ダングリングボンドを充分に埋め得る水素含有量を保証
できる条件を検討した。
この結果、ギャップステートを少なくしかつ水素４充分
に含有させ得る条件をついに見出したのである。
に含有させ得る条件をついに見出したのである。
即ち、上記した如く、基体温度を３５０〜４５０℃の特
定範囲に設定することが必須不可欠であることを見出し
た。 この範囲を外れて基体温度が４５０℃を越えると
、堆積膜中への水素の含有量が極端に少なくなりてダン
グリングボンドを充分に埋めることができず、暗抵抗を
高い値にできないと共に光感度（光の照射前後の抵抗値
の比）を充分なものとすることができない。 基体温度
を４５０℃以下とすれば、比較的高温で水素が入゛シに
くくなるとは言え、その必要量（例えばシリコンに対し
て数ａｔａｎ＊〜１０数ａｔ領℃）は少ないことからそ
の量程度の水素は確実に含有させるヒとができるのであ
る０ このような基体温度範囲では勿論、上述したよう
に膜のギャップステートを小さくして結晶性を良好にし
得るという効果が得られる。 従りて基体温度はあまり
低くすることは不適当であシ、また低温下では水素が入
シすぎて却って膜特性を劣化させる傾向がある。 仁の
意味で、基体温度の下限を３５０℃とすべきである０更
に本発明によれば、上記基体温度に加えて堆積する膜の
堆積速度を０．１〜８０１／秒に保持することも必須不
可欠である。 即ち、堆積速度が５ｏＡ７秒を越えると
、シリコン等の半導体材料を蒸発させるためのパワーが
増え、半導体材料が飛散し、基体表面に粒状の膜形成が
進行し、又溶□゛融シリコンの付着による真空槽内の汚
染が発生し、不適当である。また、堆積速度が０．ＩＸ
／秒未満ｆｄ、あまシに生産性が悪くなる。 従って、
堆積速度は上記した範囲に設定すべきであシ、生産性、
酸素雰囲気の影響、水素含有量等を考慮すると１〜４０
Ｘ／秒とするのが望ましい。
定範囲に設定することが必須不可欠であることを見出し
た。 この範囲を外れて基体温度が４５０℃を越えると
、堆積膜中への水素の含有量が極端に少なくなりてダン
グリングボンドを充分に埋めることができず、暗抵抗を
高い値にできないと共に光感度（光の照射前後の抵抗値
の比）を充分なものとすることができない。 基体温度
を４５０℃以下とすれば、比較的高温で水素が入゛シに
くくなるとは言え、その必要量（例えばシリコンに対し
て数ａｔａｎ＊〜１０数ａｔ領℃）は少ないことからそ
の量程度の水素は確実に含有させるヒとができるのであ
る０ このような基体温度範囲では勿論、上述したよう
に膜のギャップステートを小さくして結晶性を良好にし
得るという効果が得られる。 従りて基体温度はあまり
低くすることは不適当であシ、また低温下では水素が入
シすぎて却って膜特性を劣化させる傾向がある。 仁の
意味で、基体温度の下限を３５０℃とすべきである０更
に本発明によれば、上記基体温度に加えて堆積する膜の
堆積速度を０．１〜８０１／秒に保持することも必須不
可欠である。 即ち、堆積速度が５ｏＡ７秒を越えると
、シリコン等の半導体材料を蒸発させるためのパワーが
増え、半導体材料が飛散し、基体表面に粒状の膜形成が
進行し、又溶□゛融シリコンの付着による真空槽内の汚
染が発生し、不適当である。また、堆積速度が０．ＩＸ
／秒未満ｆｄ、あまシに生産性が悪くなる。 従って、
堆積速度は上記した範囲に設定すべきであシ、生産性、
酸素雰囲気の影響、水素含有量等を考慮すると１〜４０
Ｘ／秒とするのが望ましい。
本発明による方法においては、堆積する半導体材料トシ
て特にシリコン（アモルファスシリコンとして堆積）を
用い、かつその膜特性を決める修飾ガスとしては上記の
水素と同様の機能を生ぜしめるフッ素等のハロゲンガス
やシランを用いてよい。 この修飾ガスはｔ九、堆積す
るアモルファスシリコンの抵抗値を制御する酸素、窒素
、ホスフィン、ジボラン、アルシン、炭化水素（例えば
メタンガス）、アンモニア等の群から選ばれ九１種以上
からなりていてよい。この場合に紘、水素及ヒ／又ハハ
ａゲン含有アモルファスシリコンの他、これらとは特性
は異なるが本発明の方法による条件で所望の電気抵抗値
等を示すアモルファス酸化シリコン、アモルファス窒化
シｙ−ｔン、７％（ルフ・ス炭化シリ・・、更にはドナ
ー又はアクセプタとしての燐、硼素若しくは砒素がドー
プされたアモルファスシリコンを堆積させることができ
る。 ｉえ、これらのドナー又はアク七ブタ用の修飾ガ
スに代えて、周期表第■族及び第■族元索の少なくとも
１種（例えば燐、アルミニウム）のドーパント蒸発源を
真空槽内に配してもよい０この蒸発源を用いるときにも
、上記した水素、ハロゲン、酸素、窒素、炭化水素又は
アンモニアを修飾ガスとして同時に導入するので、基体
上にはドナー又はアクセプタをドープした上記と同様の
各アモルファスシリコンを形成することができる。
て特にシリコン（アモルファスシリコンとして堆積）を
用い、かつその膜特性を決める修飾ガスとしては上記の
水素と同様の機能を生ぜしめるフッ素等のハロゲンガス
やシランを用いてよい。 この修飾ガスはｔ九、堆積す
るアモルファスシリコンの抵抗値を制御する酸素、窒素
、ホスフィン、ジボラン、アルシン、炭化水素（例えば
メタンガス）、アンモニア等の群から選ばれ九１種以上
からなりていてよい。この場合に紘、水素及ヒ／又ハハ
ａゲン含有アモルファスシリコンの他、これらとは特性
は異なるが本発明の方法による条件で所望の電気抵抗値
等を示すアモルファス酸化シリコン、アモルファス窒化
シｙ−ｔン、７％（ルフ・ス炭化シリ・・、更にはドナ
ー又はアクセプタとしての燐、硼素若しくは砒素がドー
プされたアモルファスシリコンを堆積させることができ
る。 ｉえ、これらのドナー又はアク七ブタ用の修飾ガ
スに代えて、周期表第■族及び第■族元索の少なくとも
１種（例えば燐、アルミニウム）のドーパント蒸発源を
真空槽内に配してもよい０この蒸発源を用いるときにも
、上記した水素、ハロゲン、酸素、窒素、炭化水素又は
アンモニアを修飾ガスとして同時に導入するので、基体
上にはドナー又はアクセプタをドープした上記と同様の
各アモルファスシリコンを形成することができる。
次に、本発明による方法を図面について具体的に説明す
る。
る。
第１図には、本発明による方法を実施するのに使用する
真空蒸着装置の一例が示されている。
真空蒸着装置の一例が示されている。
この装置によれば、真空槽としてのペルジャー１内に例
えば平板状の基板２を配し、その下方にはシリコン蒸発
源３（但、そのヒーターは図示省略）を配している。
必要な場合には、シリコン蒸発源３に並置して上述し九
ドーパント蒸発源を設けてよいが、これは図示省略した
。 基板２には外部の直流電源４によりて０〜−１０Ｋ
Ｖの負の直流バイアス電圧を印加しておく。 図中、６
は熱電対であシ、マた７は基板２上に堆積するａ−８ｌ
。
えば平板状の基板２を配し、その下方にはシリコン蒸発
源３（但、そのヒーターは図示省略）を配している。
必要な場合には、シリコン蒸発源３に並置して上述し九
ドーパント蒸発源を設けてよいが、これは図示省略した
。 基板２には外部の直流電源４によりて０〜−１０Ｋ
Ｖの負の直流バイアス電圧を印加しておく。 図中、６
は熱電対であシ、マた７は基板２上に堆積するａ−８ｌ
。
膜厚（即ち堆積速度）を測定するための膜厚計である。
この膜厚計はいわゆるクリスタルモニターとして知ら
れ、蒸発したシリコンの付着量に応じて振動数が変動す
る水晶板８が筒体９内に設けられ、その振動数が外部の
検出部１０’ｔ’検出されるようになりている。 この
膜厚計の出力は例えばシリコン蒸発源３のヒータ一温度
を制御するためにフィードバックされるようにしてよい
。 基板２は、近接位置に配されたヒーター１１によっ
て所要温度に加熱されるが、この加熱温度は上述したよ
うに極めて重要でありて３５０〜４５０℃の範囲内に必
ず設定すべきである。 また、ペルジャー１には、水素
ガス等の修飾ガスの導入管１２．１３が配設され、同導
入管中に紘修飾ガスの活性化及びイオン化用の放電管１
４．１６が夫々設けられている。 活性化され九修飾ガ
スは、負電圧の印加されている基板２へ吸引され、堆積
材料中に充分に取込まれるようになっている。 ペルジ
ャー１の底部には、２箇所に排気口１６．１７が形成さ
れ、これらの排気口は夫々拡散ポンプ（図示せず）を介
して共通のロータリポンプ１８へ導びかれ、これにより
てペルジャー１内が高真空に引かれるようになりている
。
れ、蒸発したシリコンの付着量に応じて振動数が変動す
る水晶板８が筒体９内に設けられ、その振動数が外部の
検出部１０’ｔ’検出されるようになりている。 この
膜厚計の出力は例えばシリコン蒸発源３のヒータ一温度
を制御するためにフィードバックされるようにしてよい
。 基板２は、近接位置に配されたヒーター１１によっ
て所要温度に加熱されるが、この加熱温度は上述したよ
うに極めて重要でありて３５０〜４５０℃の範囲内に必
ず設定すべきである。 また、ペルジャー１には、水素
ガス等の修飾ガスの導入管１２．１３が配設され、同導
入管中に紘修飾ガスの活性化及びイオン化用の放電管１
４．１６が夫々設けられている。 活性化され九修飾ガ
スは、負電圧の印加されている基板２へ吸引され、堆積
材料中に充分に取込まれるようになっている。 ペルジ
ャー１の底部には、２箇所に排気口１６．１７が形成さ
れ、これらの排気口は夫々拡散ポンプ（図示せず）を介
して共通のロータリポンプ１８へ導びかれ、これにより
てペルジャー１内が高真空に引かれるようになりている
。
この真空蒸着装置において、本発明による方法に基く操
作条件は例えば次の通シである。
作条件は例えば次の通シである。
基板温度 ３５０〜４５０℃
堆積速度 １〜４０又／秒
真空度 １０ Ｔｈｒｒ
放電電流 ０．６Ａ（２つの放電管共）放電電圧
６００Ｖ（２つの放電管共）この条件によって、堆
積し九ａ−８ｉ層として、わ（暗伝導度）〜１０（Ω・
５Ｉ）、Δ６Ｐ（２・Ｖの７オトンを１０ 個／ｃｄ
＠ｓｅｅ照射したときの伝導度変化量）〜１Ｇ （Ω
・ｃＭ）のものが得られる。 これらの数値は共に堆積
膜が良好な特性を有していることを示している０ 第２図は、基板２上に、上記の方法でａ −８１層１９
．２０．２１が順次堆積せしめられた例えば太陽電池を
示すものである。 このうち、ａ＝ｓｉＪｉ１９はドー
パントによってＮ型化され、下地の金属電極４に対し良
好なオー々ツクコンタクト性を有している０ ２層目の
ａ−８１層２０はドーパントのない真性半導体であシ、
３層目のａ−８ｉ層２１はドーパントによりてＰ型化さ
れている。 光を入射させるべき最上面にはＩ Ｔ Ｏ
（ｉｎｄｉｗｎ ｔｉｎ ｏｘｉｄｓ）からなる透明電
極２３が被着される。
６００Ｖ（２つの放電管共）この条件によって、堆
積し九ａ−８ｉ層として、わ（暗伝導度）〜１０（Ω・
５Ｉ）、Δ６Ｐ（２・Ｖの７オトンを１０ 個／ｃｄ
＠ｓｅｅ照射したときの伝導度変化量）〜１Ｇ （Ω
・ｃＭ）のものが得られる。 これらの数値は共に堆積
膜が良好な特性を有していることを示している０ 第２図は、基板２上に、上記の方法でａ −８１層１９
．２０．２１が順次堆積せしめられた例えば太陽電池を
示すものである。 このうち、ａ＝ｓｉＪｉ１９はドー
パントによってＮ型化され、下地の金属電極４に対し良
好なオー々ツクコンタクト性を有している０ ２層目の
ａ−８１層２０はドーパントのない真性半導体であシ、
３層目のａ−８ｉ層２１はドーパントによりてＰ型化さ
れている。 光を入射させるべき最上面にはＩ Ｔ Ｏ
（ｉｎｄｉｗｎ ｔｉｎ ｏｘｉｄｓ）からなる透明電
極２３が被着される。
次に、上記した方法において、基板温度を種々変化させ
た場合に得られた堆積膜（ａ−８ｉ）の伝導度変化を第
３図に示す。 ここで、ｉＤ及びΔ基デは上記したもの
と同じである。
た場合に得られた堆積膜（ａ−８ｉ）の伝導度変化を第
３図に示す。 ここで、ｉＤ及びΔ基デは上記したもの
と同じである。
操作条件紘次の通シでありた。
基板 石英ガラス板
基板電圧 −４ＫＶ
堆積速度 ２０Ｘ／ｓ＠ｅ
放電電流 ０．６ム
６
Ｈ意流量 １００ ｅｅ／ｎｘｉｎ （６Ｘ１０
Ｔｏｒｒ）この結果から明らかなように、基板温度を
本発明の方法のように３５０〜４５０℃に設定すれば、
６Ｄが〜１０ ’ （Ω・１）−１と充分に低くて安定
しておシ、ΔｄＦ４〜１０ ’ （Ω・国）−１と充分
に高くて安定していることが分る。 つｔｂ、この堆積
膜は光学素子として良好な抵抗値を有している。
Ｔｏｒｒ）この結果から明らかなように、基板温度を
本発明の方法のように３５０〜４５０℃に設定すれば、
６Ｄが〜１０ ’ （Ω・１）−１と充分に低くて安定
しておシ、ΔｄＦ４〜１０ ’ （Ω・国）−１と充分
に高くて安定していることが分る。 つｔｂ、この堆積
膜は光学素子として良好な抵抗値を有している。
しかし、基板温度が上記範囲から外れると、膜特性が極
端に悪くなりている。
端に悪くなりている。
図面は本発明を例示するものであって、第１図社真空蒸
着装置の概略断面図、第２図は同装置で形成され九ａ−
８１層を有する素子の断面図、第３図は堆積速度一定下
で基板温度を変化させたときの堆積膜の伝導度の変化を
示すグラフである０なお、図面に用いられている符号に
おいて、２−−−−−−一基板 Ｓ −−−−−−−シリコン蒸発源 ７・−−−−−ｍ−膜厚計 １１−−−−−−−・ ヒーター ル、１：ｌ−修飾ガス導入管 １４．１５−−−一放電管 １９．２０．２１−−−−− ａ −８ｉ層ｎ１久−−
−−電極 である〇 代理人 弁理士 逢 坂 宏 ′ｌＰＪ＋図 葡２図
着装置の概略断面図、第２図は同装置で形成され九ａ−
８１層を有する素子の断面図、第３図は堆積速度一定下
で基板温度を変化させたときの堆積膜の伝導度の変化を
示すグラフである０なお、図面に用いられている符号に
おいて、２−−−−−−一基板 Ｓ −−−−−−−シリコン蒸発源 ７・−−−−−ｍ−膜厚計 １１−−−−−−−・ ヒーター ル、１：ｌ−修飾ガス導入管 １４．１５−−−一放電管 １９．２０．２１−−−−− ａ −８ｉ層ｎ１久−−
−−電極 である〇 代理人 弁理士 逢 坂 宏 ′ｌＰＪ＋図 葡２図
Claims (1)
- 【特許請求の範囲】 １、真空槽内において活性修飾ガスの存在下で半導体材
料蒸発源から半導体材料を蒸発せしめて基体上に堆積さ
せるに際し、前記基体の温度を３５０〜４５０℃に保持
し、かつ前記半導体材料の堆積速度を０．１〜８０Ａ／
秒に保持することを特徴とする特許請求の範囲の第１項
に記載した方法０３、シリコン蒸発源からシリコンを蒸
発せしめる一方、修飾ガスとして、水素、ノ１０ゲン、
酸素、窒素、シラン、ホスフィン、ジボラン、アルシン
、炭化水素及びアンモニアからなる群よシ選ばれた少な
くとも１種を特徴する特許請求の範囲の第１項又は第２
項に記載し九方法。 ４、水素及び／又はノ１０ゲン含有アモルファスシリコ
ン、アモルファス酸化シリコン、アモルファス窒化シリ
コン、アモルファス酸化シリコン、又は燐、硼素若しく
社砒素がドープされたアモルファスシリコンを基体上に
堆積させる、特許請求の範囲の第３項に記載した方法。 ５、周期表第■族及び第■族元素から選ばれ九少なくと
も１種のドーパント蒸発源も真空槽内に配し、この蒸発
源から蒸発せしめ九ドーパントをドープした半導体材料
を基体上に堆積させる、特許請求の範囲の第１項又は第
２項に記載した方法。 ６、シリコン蒸発源からシリコンを蒸発せしめる一方、
修飾ガスとして、水素、ハ四ゲン、酸素、窒素、炭化水
素及びアンモニアからなる群よシ選ばれえ少なくとも１
種を特徴する特許請求の範囲の第５項に記載した方法。 ７、水素及び／又はハロゲン含有アモルファスシリコン
、７モル７アス酸化シリ′コン、アモルファス窒化シリ
コン又はアモルファス炭化シリコンを基体上に堆積させ
る、特許請求の範囲の第６項に記載し丸方法＠
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189460A JPS5891623A (ja) | 1981-11-26 | 1981-11-26 | 半導体層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189460A JPS5891623A (ja) | 1981-11-26 | 1981-11-26 | 半導体層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5891623A true JPS5891623A (ja) | 1983-05-31 |
Family
ID=16241633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189460A Pending JPS5891623A (ja) | 1981-11-26 | 1981-11-26 | 半導体層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891623A (ja) |
-
1981
- 1981-11-26 JP JP56189460A patent/JPS5891623A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683147A (en) | Method of forming deposition film | |
| US4237150A (en) | Method of producing hydrogenated amorphous silicon film | |
| US4564533A (en) | Method for depositing silicon carbide non-single crystal semiconductor films | |
| US4371740A (en) | Conductive elements for photovoltaic cells | |
| SE456380B (sv) | Sett att framstella en fotovoltisk panel samt anording for framstellning av den fotovoltiska panelen | |
| US4446168A (en) | Method of forming amorphous silicon | |
| JPH0143449B2 (ja) | ||
| US4508609A (en) | Method for sputtering a PIN microcrystalline/amorphous silicon semiconductor device with the P and N-layers sputtered from boron and phosphorous heavily doped targets | |
| NL8104139A (nl) | Werkwijze voor het maken van amorfe legeringen met vergrote bandafstand alsmede daaruit gemaakte inrichtingen. | |
| JPS6329821B2 (ja) | ||
| JPS5891623A (ja) | 半導体層の形成方法 | |
| US7038238B1 (en) | Semiconductor device having a non-single crystalline semiconductor layer | |
| US4551352A (en) | Method of making P-type hydrogenated amorphous silicon | |
| JPH0364973A (ja) | 光起電力素子 | |
| JPS6360830B2 (ja) | ||
| JPH03165068A (ja) | 非晶質光導電素子 | |
| US5258207A (en) | Amorphous silicon film, its production and photo semiconductor device utilizing such a film | |
| JPS58161381A (ja) | 半導体装置作製方法 | |
| JPH0273979A (ja) | 薄膜形成法 | |
| JPS634356B2 (ja) | ||
| JPS6189624A (ja) | 堆積膜形成法 | |
| JPS61256625A (ja) | 薄膜半導体素子の製造方法 | |
| JPS5891626A (ja) | 蒸着方法 | |
| Gesheva et al. | Structure and Properties of W and Mo-Subcontact Layers Influenced by Thermal Annealing | |
| JPH0714072B2 (ja) | 光電変換素子の製造方法 |