JPS589193A - Ｃｒｔ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はリフレッシュメモリを使用するＣＲＴ表示装置
において、リフレッシュメモリの内容を変化させず、表
示画面の実座標原点上変換することが出来るＣＲＴ表示
装置に関するものである。

近年半導体の低価格化が進み、低価格コンピュータにシ
いても、グラフインク表示が可能な機種が増えている。

言語はＲＡＳＩＣ等汎用言語が使用され大半において互
換性があるが特ＫＣＲＴコントローラのアドレスカウン
タの構成などの表示画面制御が各々異り、例えば他の機
種のＲＡＳＩＣで作成し九プログラムをその１１他の機
種に移植することはできない。その１つに表示画面の実
座標原点位置がある。グラフィック画面において機種に
より画素数が決っておシ例えば５００Ｘ２００画素の場
合、Ｘ方向５００画素、ｙ方向２００画素のマトリツク
ス画面であり、（ｘ、ｙ）でプロットする位置が決まる
。第１Ｅにより説明するならば、１゛づの方式としては
リフレッシュメモリｌの中でａ図に示す如く、直線情報
が記憶されている状態で、ＣＲＴ表示画面上の原点位置
（０，０）、ｔ−ｂ内に示す如く画面の左上端に設定し
、ｙ方向が上から下へ進むものＣ文字ディスプレイに多
い）がある。

また他の方式を第２図で説明するならば、ａ図に示す如
くリフレッシュメモリ中に直線情報が記憶されている状
態で、ＣＲＴ表示画面上の実原点位置（０、０）がｂ図
の如く、左下端に設定１九Ｆから上へｙが進むもの（グ
ラフなどの表示に好適）郷があるが、いづれの方式４リ
フレツシユメモリ中の記憶情報と表示画面上のプロット
祉一致している。どちらが有利であるかは、アプリケー
ションによ）異なシー長−短がある。従ってユーザがい
づれの方式をも任意に選択できることが便利である。。

ソフト的に座標変換することは可能であるが、それはア
ドレスカウンタのカウント方式に対応するようにリフレ
ッシュメモリのプロットを書き換えるととＫよ）、ソフ
トの互換性という点とそのためのオーバーヘッド時間と
いう点で不利である。

本発明はリフレッシュメモリの内容を変えずに表示画面
上の実座標原点を切夛換え可能とすることにより、上述
の如き欠点ＩＯ除いたＣＲＴ表示装置に関するものであ
る。

以下図面に示す実施例に基いて本発明の詳細な説明する
。

第３ｅｌｉ！Ｉ以降は本発明〇一実施例を説明するもの
である。即ち、第３図＆祉り７レツシエメモリ内に記憶
された直線情報を示し、ＣＲＴ表示画面上の鳳点位置管
第１図すと同じようにとることＫよシ、第３−ｂに示す
如き表示出力を得ることが出来、第２１５！！Ｉｂと同
じようにと乞ことにより、第３図ＣＫ示す如き表示出力
を得ることが出来ることを示すものである。このように
本発□明によると同一のリフレッシュメモリから原点の
異り大表示を選択することが可能である。

第４−によシ更に詳しく説明するならば、第４図Ｃに示
す如＜、ＣＲＴ表示画面上において左から右へ、そして
上から下へ走査しているものとすると、す７レツクエメ
モリ１＆ｔ”ｋ第４崗ａに示す如く左から右へ、そして
上から下へ走査すると、リフレッシュメモリと表示画面
プロットは対応するが、第４１５６ｂＫ示す如くリフレ
ッシュメモリ上屋から右へそして下から上へ走査すると
座標が変換されるものである。

　５　− 第５図はＣＲＴ表示装置の°ブロック図であｔ６１はリ
フレッシュメモリ、すなわち表示するパターンを記憶す
るＲＡＭであ）、ＭＰＵ（マイクープロセツｆｚニット
）２よリハターンが書ｌｌれる。３はリフレッシュメモ
リに書かれ九パターンｋｃＲＴＫ表示する丸めのＣＲＴ
コントローラである。リフレッシュメモリｌのパターン
＃１ｃＲＴコントローラ３０制御のもとにパラレル−シ
リアル変換器４で７リアリ信号に変換され、ビデオコン
Ｆローシ５を介してＣＲＴ６上に表示される。

なお、１−１で示すのはす７レツＳ／エメモリｌへの入
力信号上選択する！ルチプレクナであシ、４−１で示す
のはバスドライバーである。

また、ＣＲＴコントローラ３からビデオ；ントローツ５
に出力される信号はそれぞれ、タインング信号壜、水平
ｐｉｖＡ信号及び垂直同期信号である。

６− 第６図はＣＲＴコントＩ−ラ３のスキャンアドレスを決
定するスキャン制御部のブロック図である。７はす７レ
ツンエメモリのスタートアドレスレジスタでｌ）表示画
面上の先頭すなわち最上位のラスタに対応するリフレッ
シュメモリｌのスノードアドレスを設定するものである
。表示画面上の原点座標が左上端の場合り７レツシニメ
モリの先頭アドレスが＠０”であ〕、左下端の場合（リ
フレッシュメモリ最終アドレス−（ｌラスタ対応メモ９
Ｍ−１））の値が設定される。８社垂直加算レジスタで
あシ１ラスクのスキャン終了時に次の２スタ先頭ア・ド
レスｔポイントするためのアドレス加算数が設定される
。原点か左上端の場合＋（１ツスタメモリ数）であ）、
原点が左下端の場合−（１５スタメモリ数）である。１
０は２ス−タスタートアドレスレジスタで６Ｄ、次うス
クの先頭アトＬ／２が設定される。１ツス、り終了時に
ラスタスタートアドレスレジスタ１ｏと垂直加算レジス
タ８の内容が加算器１１で加算され、次うスクのスター
トアドレスとなシ、ラスタスタートアドレスレジスタＩ
ＯＫ設定される。ラスータスタートアドレスが設定され
ると、リニアアドレスジェネレータ１２’を起動し、１
ラスタ分のりフレッシュメモリ奢リニアにアドレスする
。水平カウンタ１３は′１ラスタ分の出力画素数ｔカウ
ントシ、水平スキャン数比較回路１４でｌラスタの終了
が判断サレ加算器１１に起動をかける。リフレッシュメ
モ′りの最終ラスタのスキャンが終了すると、ラスタス
タートアドレスレジスタ１０がリセットされ、再びスタ
ートアドレスレジスタの値がラスタスタートアドレスレ
ジスタにセットされ、再びスキャンを開始する。

以上の如く、原点が左上端の場合はラスタから次ラスタ
へのつなが）はす７レツクエメモリ上のアドレスとして
はりニアに増加する形となる。左下端の場合は２スタの
スキャンが終了するととにリフレッシュメモりのｌラス
タ前の先頭アドレスｔポイントする。この結果第４図で
示したスキャン方式が可能とな′る。

本発明の動作を第Ｓ−から第９図を参照して更に詳細に
説明しよう。　　　　′− 説明において、第７−に示す如＜ＣＲＴのラスタａｔ−
３０とし、１′７スタの画素数は４′０とする。

オペレータはプログラムが第８゛図に示すアップ力いず
れのものであるかを当然に知ってい芯ものであり、ここ
で今使用するプログラムが第８図に示す如く、アップカ
ウンタ用のものとすゐ（Ａモー　９− ドとする）。この場合、オペ゛レータは不図示の設定器
によジスタートアドレスレジスタ７に＠０“ｔセットし
く［６図参照）、不図示の設定器により加算数レジスタ
８に″４０”ｔ、セットする。、従って、ラスタスター
トアドレスレジスタ１０は＠Ｏ”であシ、リニアアドレ
スレジスタ１２はＣＲＴコントｔ 口〒５のメモり、読出信号に同期してりニア、アドレス
ジェネレータ１２’ｌｌｒ”１）”から順次カウントア
ツプし、リフレッシュメモりｌｋ（Ｍ３ｒｊＡ参照）を
小さなアドレスから大きなアドレス−の方向に向って・
読み出す。さて、リニアアドレスレジスタ、ン＝り１２
が読み出す出力画素数は水平カウンタ１３で計数され、
垂直加算激レジスタ８にセットされた出力画素数′″４
０”との一致を水平スキャン数比較回路１４が検出した
ときに、加算器１１に起＃ｈｔ−かけ、ラスタスタート
、ア、トニレ−！、に２ジスタ１９の内　１０− ＠（ＰＩにおいては＠０１）と垂直加算レジスタ８（例
において＃ｉ＠４Ｏ−）ｋ加算し、＠４０”を２スタス
タートアドレスレジスタ１０にセットする。

次にラスタスタートアドレスレジスタ１ｏの内容ｔリニ
アアドレスレジスタ１２に４え、第２のス中ヤンｔ”４
０番地から開始させる。このように順次ラスタスタート
アドレスレジスタ１ｏと垂直加算レジスタ８との加算を
水平スキャン比較回路１４が起動信号を出すたびに行い
、リニアアドレスレジスタ１２によるリフレッシュメモ
リ１のポイントアドレスを進める。一画面分のスキャン
が完了したときは、ラスタスタートアドレスレジスタ１
０はゼロにリセットされる。

次に使用するプログラムがダウンカウンタ用（Ｂモード
とする）のときは（第９図参照）、オペレータは不図示
の設定器でスタートアドレスレジスタｙＫｘｘｅ９−（
４ｏ二ｘ　）−１１６０をセットする。そして不図示の
設定器によりＩｍ直加算数レジスタ８に°−４０″ｔセ
ットする。この場合４１ラスクスキヤンが完了したとき
、１１６０十Ｃ−４０）が加算器１１で行われ、２スタ
スタートアドレスレシスター１２０Ｙｒ１２ラスクスキ
ヤンのスタートアドレスとしてセットし、リニアアドレ
スジエネレー／１２＃ｉ第２２スタスキャン１−１１２
０１１地から順次１１５９番地に向って読出子。

以上の説明から明らかなように１本発明によシリフレッ
シュメモリの内容を変えず表示画面の実座標原点ｔ−賓
換することが可能となシ、グラフィック処理において優
れた効果が得られ、ハードウェア的にプログラムの互換
性ｉ向上させることが可能となる。

【図面の簡単な説明】

１１１１図〜第３図はリフレッシュメモリと表示画面の
関係図であシ、菖１図ａ、ｂ及び−第２図ａ。 ｂは従来例を示す関係図、第３図り、ｂ、ｔは本発明ｏ
−実施ＩＰＩＫよるリフレッシュメモリと表示画面の関
係図、 第４図ａ、ｂ、ｃは本発明の一実施例によるリフレッシ
ュメモリと表示画面のスキャン方式の関係図、 第Ｓ図はＣＲＴ表示装置の制御回路ブロック図、１１６
＆４はｃＲＴコントローラのスキャン制御部のブロック
図、 ８７図はラスタスキャンとリフレッシュメモリのアドレ
スの関係を示す図、 第８図はラスタスキャンの開始アドレスが第５図におい
て１０１の表示画面を示し、 　１３− 第９因はラスタスキャンの°開始アドレスが第７図にお
いて＠１１６０”である表示画面を示す。 １・・・リフレッシュメモリ　２・−Ｍ　Ｐ　Ｕ３・・
・ＣＲＴコントローラ　５・・・ビデオコントローラ６
・・・ＣＲＴ　　　　　　　　　　？　−・・スタート
アドレスレジスタ８・・・垂直加算レジスタ １０・・・ラスタスタートアドレスレジスタ１１・・・
加算器　　　　　　　１２−・・リニアアドレスジェネ
レータ１３・・・水平画素カウンタ　１４・・・水平ス
キャン数比較回路特許出願人　キャノン株式会社 １４− 第６′ｃ！３ 第５図 第９図　　　　　　　第８凶

Claims (1)

【特許請求の範囲】
1. 表示画面の原点に対応するり７レツシエメモリのスター
   トアドレスを設定する設定手段と、ラスタースキャンを
   進めるために要するリフレッシュメモリの読出しアドレ
   スの更新値を設定する設定手段と、前記２つの設定手段
   から各々の２スタースキヤンのスタートアドレスに対応
   する前記リフレッシュメモリの読出し先頭アドレスを決
   定する手段とを備えるＣＲＴ表示装置。