JPS5892233A - 酸化膜分離集積回路の製造方法 - Google Patents
酸化膜分離集積回路の製造方法Info
- Publication number
- JPS5892233A JPS5892233A JP56191159A JP19115981A JPS5892233A JP S5892233 A JPS5892233 A JP S5892233A JP 56191159 A JP56191159 A JP 56191159A JP 19115981 A JP19115981 A JP 19115981A JP S5892233 A JPS5892233 A JP S5892233A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- integrated circuit
- layer
- epitaxial layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体装置、特に酸化膜により各素子を分
離する方式のバイポーラ集積回路の製造方法に関するも
のである。
離する方式のバイポーラ集積回路の製造方法に関するも
のである。
従来、シリコン基板上に各棟機能素子、例えばトランジ
スタ、ダイオード、抵抗等を具備して成る半導体集積回
路に於いては、その構成素子を電気的に分能するため各
種の手法が用いらｎてきた。
スタ、ダイオード、抵抗等を具備して成る半導体集積回
路に於いては、その構成素子を電気的に分能するため各
種の手法が用いらｎてきた。
特にバイポーラ型の集積回路では、各素子間に新たな接
合を形成する所謂ＰＮ分陰法、或いは高誘電体例えばシ
リコン酸化膜を介して素子を形成する酸化膜分離方式等
が公知の技術として広く採用されている。
合を形成する所謂ＰＮ分陰法、或いは高誘電体例えばシ
リコン酸化膜を介して素子を形成する酸化膜分離方式等
が公知の技術として広く採用されている。
第１図は、従来法に依る酸化膜分離方式バイポーラ集積
回路の製造工程順を特にＮＰＮ ）ランジスタ部だけを
例に取り上けて示した断面図である。
回路の製造工程順を特にＮＰＮ ）ランジスタ部だけを
例に取り上けて示した断面図である。
先ず、数十〇】程度のＰ型シリコン基板（１）中に低抵
抗コレクタ領域となるＮ型埋込層（２）を選択的に形成
し、その上に重ねてシリコン基板（１）全面に高抵抗コ
レクタとなるシリコンエピタキシャル層（３）を成長さ
せ、第１図（ａ）の構造とする。つぎに、第２図（ｂ）
に示す如く、衆知の選択酸化技術を用いるべく、下敷酸
化膜（４）及び窒化膜（５）を連続して成役し、分離領
域となる部分だけを写真蝕刻技術を用い開孔する。この
後、開孔部の露出したエピタキシャル層（３）を適当な
深さまでエツチング除去する。
抗コレクタ領域となるＮ型埋込層（２）を選択的に形成
し、その上に重ねてシリコン基板（１）全面に高抵抗コ
レクタとなるシリコンエピタキシャル層（３）を成長さ
せ、第１図（ａ）の構造とする。つぎに、第２図（ｂ）
に示す如く、衆知の選択酸化技術を用いるべく、下敷酸
化膜（４）及び窒化膜（５）を連続して成役し、分離領
域となる部分だけを写真蝕刻技術を用い開孔する。この
後、開孔部の露出したエピタキシャル層（３）を適当な
深さまでエツチング除去する。
引き続き、上記窒化膜（５）をマスクとして、エツチン
グ部のシリコンを高温下で選択的に熱酸化し、シリコン
基板（１）に達するよう比較的厚い酸化膜（６）を形成
し、これを素子間分離領域とする（第１図（Ｃ））。
グ部のシリコンを高温下で選択的に熱酸化し、シリコン
基板（１）に達するよう比較的厚い酸化膜（６）を形成
し、これを素子間分離領域とする（第１図（Ｃ））。
この後は公知のＰＮ接合形成技術、保護膜形成技術及び
写真蝕刻技術を使い、ＮＰＮ型トランジスタを形成する
（第１図（ｄ））。
写真蝕刻技術を使い、ＮＰＮ型トランジスタを形成する
（第１図（ｄ））。
さらには、上記方法と同じ手順で、同一シリコン基板（
１）上に作シ込まれた、他の素子を金属配線で機能的に
結合して集積回路を得ることが出来ることは言うまでも
ない。
１）上に作シ込まれた、他の素子を金属配線で機能的に
結合して集積回路を得ることが出来ることは言うまでも
ない。
しかしながら、従来では、その製造プロセスに起因した
いくつかの欠点があった。
いくつかの欠点があった。
その１つは、第１図（ａ）の工程で形成したＮ型埋込み
層中の高濃度不純物、例えばヒ素、リンがその上に成長
した低濃度不純物エピタキシャル層（３）に再分布する
ことである。その原因は、第１図（ｅ）で示した、分離
酸化膜（６）の成長はエピタキシャル成長後に行われ、
しかも比較的厚い膜厚を必要とするため、高温例えは１
０５０’Ｃ前后の温度下で長時間処理しなけれはならず
、従って、始めはＮ″ｙ＃込み層中に存在したＮ型不純
物がエピタキシャル層（３）に深く拡散することにある
。この現象は実効的エピタキシャル層の厚さを減少させ
、その結果、電気的特性の点では、バイポーラトランジ
スタのコレクターベース間の逆方向耐圧（Ｖｃｎｏ）の
低下を引き起こし、さらには、コレクターペース接合近
傍の不純物濃度が高くなシ、コレクターペース接合容１
ｔ（ＯＴｃ）を増加させ、っまシはトランジスタのスイ
ッチングスピードを遅くするという急影響を及はす。
層中の高濃度不純物、例えばヒ素、リンがその上に成長
した低濃度不純物エピタキシャル層（３）に再分布する
ことである。その原因は、第１図（ｅ）で示した、分離
酸化膜（６）の成長はエピタキシャル成長後に行われ、
しかも比較的厚い膜厚を必要とするため、高温例えは１
０５０’Ｃ前后の温度下で長時間処理しなけれはならず
、従って、始めはＮ″ｙ＃込み層中に存在したＮ型不純
物がエピタキシャル層（３）に深く拡散することにある
。この現象は実効的エピタキシャル層の厚さを減少させ
、その結果、電気的特性の点では、バイポーラトランジ
スタのコレクターベース間の逆方向耐圧（Ｖｃｎｏ）の
低下を引き起こし、さらには、コレクターペース接合近
傍の不純物濃度が高くなシ、コレクターペース接合容１
ｔ（ＯＴｃ）を増加させ、っまシはトランジスタのスイ
ッチングスピードを遅くするという急影響を及はす。
第２の欠点は、分離酸化膜（６）の形成は前述したよう
にエピタキシャル層（３）をエツチングした後、蕗出し
たシリコンを選択的に酸化して形成するため、シリコン
の酸化シリコンへの転化時に伴なう横方向へのくい込み
、＃［バーズビーク（７）及び上方への突起、ＪＶｒ謂
バードビーク（８）を生じさせる。
にエピタキシャル層（３）をエツチングした後、蕗出し
たシリコンを選択的に酸化して形成するため、シリコン
の酸化シリコンへの転化時に伴なう横方向へのくい込み
、＃［バーズビーク（７）及び上方への突起、ＪＶｒ謂
バードビーク（８）を生じさせる。
この現象はシリコン基板表面の平滑さを損い、後ノプロ
セスで形成する配線金属がこの個所で切断される等の不
具合が発生し易くなることである。
セスで形成する配線金属がこの個所で切断される等の不
具合が発生し易くなることである。
この発明は上記のような従来法による欠点を除去するた
めになされたもので、その特徴は、分離酸化膜の形成を
従来法と異なシエピタキシャル成長前に行うこと及びそ
れは選択的にするのではなくシリコン全面に渡って行い
、その後、選択的にエツチング除去すＣ点、そして露出
したシリコン基板に対し選択的にエピタキシャル成長を
施す点にある。
めになされたもので、その特徴は、分離酸化膜の形成を
従来法と異なシエピタキシャル成長前に行うこと及びそ
れは選択的にするのではなくシリコン全面に渡って行い
、その後、選択的にエツチング除去すＣ点、そして露出
したシリコン基板に対し選択的にエピタキシャル成長を
施す点にある。
以下、この発明の一実施例を図面に従って詳細に説明す
る。
る。
第２図（ａ）〜第２１（ｔｌ）はこの発明に係るバイポ
ーラ集積回路の製造方法を工程順に、特にＮＰＮ トラ
ンジスタだけを取シ上けて示した断面図である。
ーラ集積回路の製造方法を工程順に、特にＮＰＮ トラ
ンジスタだけを取シ上けて示した断面図である。
まず第２図（ａ）に示すように、１ （ｈ−２００１程
度のＰ型シリコン基板（１）を用意し、こｎに分離領域
となる酸化＃ （６）を熱酸化法によ多形成する。との
膜厚は後に成長させるエピタキシャル層の厚さと同じに
することが段差を少なくする点では望ましい。
度のＰ型シリコン基板（１）を用意し、こｎに分離領域
となる酸化＃ （６）を熱酸化法によ多形成する。との
膜厚は後に成長させるエピタキシャル層の厚さと同じに
することが段差を少なくする点では望ましい。
又、もし可能なら、熱酸化法ではなく化学的気相成長法
を用いてもかまわない。又、基板の反転を防止する目的
で酸化膜の直下に比較的濃度の高いＰ領域を薄く作って
もよい。つぎに、写真蝕刻法によシ活性領域、つま多素
子を形成する領域の酸化膜を除去する。この際、酸化膜
（６）を除去する方法としては、エツチング部のブレを
少なくシ、出来る限り基板に対し垂直なエツチング面を
得るために、異方性エッチ能力を持つ、反応性イオンエ
ツチング技術を使うのが望ましい。引き続き、との開孔
部を通し、残存酸化膜（６）をマスクに用い、低抵抗コ
レクタ領域となるＮ型埋込み層（２）をイオン注入法、
もしくは拡散法によ多形成し、第２図（ｂ）の形状を得
る、。
を用いてもかまわない。又、基板の反転を防止する目的
で酸化膜の直下に比較的濃度の高いＰ領域を薄く作って
もよい。つぎに、写真蝕刻法によシ活性領域、つま多素
子を形成する領域の酸化膜を除去する。この際、酸化膜
（６）を除去する方法としては、エツチング部のブレを
少なくシ、出来る限り基板に対し垂直なエツチング面を
得るために、異方性エッチ能力を持つ、反応性イオンエ
ツチング技術を使うのが望ましい。引き続き、との開孔
部を通し、残存酸化膜（６）をマスクに用い、低抵抗コ
レクタ領域となるＮ型埋込み層（２）をイオン注入法、
もしくは拡散法によ多形成し、第２図（ｂ）の形状を得
る、。
つぎに、この試料に対し、低抵抗コレクタ領域となるＮ
ｔｌ３ エピタキシャル層（３）を形成するわけであ
るが、適切な成長条件、例えば成長温度、成長速度、成
長前クリーニング法等を選ぶことにょシ、分離酸化膜（
６）上には全くシリコンは成長さｎず、開孔したＮ型埋
込み層上にだけ単結晶シリコンエピ層（３）が適訳的に
形成さｎ、結果として、予め作っておいた分離酸化膜の
間に埋め込まｎた形状が得られる（第２図（Ｃ））。エ
ビ層の膜厚は前述したように、分離酸化膜（６）と同一
にするため段差は生じない。
ｔｌ３ エピタキシャル層（３）を形成するわけであ
るが、適切な成長条件、例えば成長温度、成長速度、成
長前クリーニング法等を選ぶことにょシ、分離酸化膜（
６）上には全くシリコンは成長さｎず、開孔したＮ型埋
込み層上にだけ単結晶シリコンエピ層（３）が適訳的に
形成さｎ、結果として、予め作っておいた分離酸化膜の
間に埋め込まｎた形状が得られる（第２図（Ｃ））。エ
ビ層の膜厚は前述したように、分離酸化膜（６）と同一
にするため段差は生じない。
以降、衆知の技術を使い、ベース（９）、エミッタαＯ
等の接合形成２表面体１１膜の形成及び各電極ａυ影形
成ための金属蒸着を行う。鍛冶に、上記分離酸化膜（６
）によって分離された各素子を金属配線で機能的に接続
し、集積回路が完成する。
等の接合形成２表面体１１膜の形成及び各電極ａυ影形
成ための金属蒸着を行う。鍛冶に、上記分離酸化膜（６
）によって分離された各素子を金属配線で機能的に接続
し、集積回路が完成する。
本実施例においては、ＮＰＮ縦型構造のトランジスタを
例に説明したが、これに限らず、ＰＮＰ型トランジスタ
或いは横型トランジスタ又はそｎらを組み合わせた複雑
な素子等、酸化膜分離方式のバイポーラ集積回路なら何
口にも応用出来ることは言うまでもない。
例に説明したが、これに限らず、ＰＮＰ型トランジスタ
或いは横型トランジスタ又はそｎらを組み合わせた複雑
な素子等、酸化膜分離方式のバイポーラ集積回路なら何
口にも応用出来ることは言うまでもない。
以上、説明したように、この発明による酸化膜分陰バイ
ポーラ集積回路の製造法においては、高温、長時間の処
理が要求さｎる分離酸化膜の形成を、エピタキシャル成
長前に予め行っているため、Ｎ型埋込み層中からの不純
物の、エピタキシャル層中への拡散を著しく減少させる
ことができ、従ってＶＣＢＯの増大及びスイッチングス
ピードの向上が図れる。又、選択的な酸化法でないため
、前述した理由に基づくバードビークは無くなシ、素子
表面は極めて平担になって、９降のプロセスを容易にで
きるとともに、歩留り向上もｈｎる等の効果がある。
ポーラ集積回路の製造法においては、高温、長時間の処
理が要求さｎる分離酸化膜の形成を、エピタキシャル成
長前に予め行っているため、Ｎ型埋込み層中からの不純
物の、エピタキシャル層中への拡散を著しく減少させる
ことができ、従ってＶＣＢＯの増大及びスイッチングス
ピードの向上が図れる。又、選択的な酸化法でないため
、前述した理由に基づくバードビークは無くなシ、素子
表面は極めて平担になって、９降のプロセスを容易にで
きるとともに、歩留り向上もｈｎる等の効果がある。
第１図（ａ）〜（ｄｌは従来法による酸化膜分離方式バ
イポーラ集積回路の製造法を示す工程順の断面図、第２
図（ａ）〜（ｄ）はこの発明に係る集積回路の一実施例
を示ブ工程順の断面図である。 （１）・・・シリコン基板、（２）・・・Ｎ型埋込み層
、（３）・・・Ｎ型エピタキシャル層、（４）・・・シ
リコン酸化膜、（５）・・・シリコン窒化膜、（６）・
・・分離酸化膜、（７）・・・パーヅビ−り、（８）−
・・バードビーク、（９）・・・ベース、ＯＱ・・・エ
ミッタ、０υ・・・配線金属。 代理人 葛野信− 第１図 第２図
イポーラ集積回路の製造法を示す工程順の断面図、第２
図（ａ）〜（ｄ）はこの発明に係る集積回路の一実施例
を示ブ工程順の断面図である。 （１）・・・シリコン基板、（２）・・・Ｎ型埋込み層
、（３）・・・Ｎ型エピタキシャル層、（４）・・・シ
リコン酸化膜、（５）・・・シリコン窒化膜、（６）・
・・分離酸化膜、（７）・・・パーヅビ−り、（８）−
・・バードビーク、（９）・・・ベース、ＯＱ・・・エ
ミッタ、０υ・・・配線金属。 代理人 葛野信− 第１図 第２図
Claims (1)
- （１）酸化膜分離方式のバイポーラ集積回路において、
分離領域となる酸化膜の形成をエピタキシャル成長の前
に予め行っておくことを特徴とした酸化膜分離集積回路
の製造方法。 （２、特許請求の範囲第１項において、基板全面に形成
しである素子分離用酸化膜を、最終的に分離領域となる
べき個所を残して除去し、露出したシリコン基板上に選
択的にエピタキシャル成長し、この単結晶シリコン層を
活性領域とする酸化膜分離集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191159A JPS5892233A (ja) | 1981-11-27 | 1981-11-27 | 酸化膜分離集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191159A JPS5892233A (ja) | 1981-11-27 | 1981-11-27 | 酸化膜分離集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892233A true JPS5892233A (ja) | 1983-06-01 |
Family
ID=16269878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191159A Pending JPS5892233A (ja) | 1981-11-27 | 1981-11-27 | 酸化膜分離集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892233A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367745A (ja) * | 1986-09-09 | 1988-03-26 | Nec Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51135385A (en) * | 1975-03-06 | 1976-11-24 | Texas Instruments Inc | Method of producing semiconductor device |
-
1981
- 1981-11-27 JP JP56191159A patent/JPS5892233A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51135385A (en) * | 1975-03-06 | 1976-11-24 | Texas Instruments Inc | Method of producing semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367745A (ja) * | 1986-09-09 | 1988-03-26 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63140571A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| JPS6256670B2 (ja) | ||
| JPS5892233A (ja) | 酸化膜分離集積回路の製造方法 | |
| JPH0616509B2 (ja) | 半導体装置の製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPH0135505B2 (ja) | ||
| JPS60187055A (ja) | 半導体集積回路装置 | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPH04112532A (ja) | 半導体集積回路の製造方法 | |
| JPS60136327A (ja) | 半導体装置の製造方法 | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JPH0437581B2 (ja) | ||
| JPS63211755A (ja) | 半導体装置の製造方法 | |
| JPS6346579B2 (ja) | ||
| JPS63246862A (ja) | 半導体装置 | |
| JPH027438A (ja) | 半導体装置の製造方法 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPS5911642A (ja) | 半導体集積回路装置とその製造法 | |
| JPH0516175B2 (ja) | ||
| JPS629226B2 (ja) | ||
| JPH01253272A (ja) | バイポーラトランジスタ | |
| JPS6377144A (ja) | 半導体集積回路 |