JPS5892969A - シミユレ−シヨン用パルス信号発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、忠実再現性および容易な出力条件の変更が要
求されるシミュレーション用ノぞルス信号発生芳式に関
するものである。

電装品等の各種電子機器に於いては、各種入力信号とし
ては例えば回転速度ノ臂ルスの様に、ノそルス周期によ
スて入力情報量を表わすノルス信号が用いられている。

そして、これらの電子機器は、各種条件に於ける製作状
態をテストするために、シンエレータ回路の出力側に接
続されて各種モードに於ける駆動を行なっている。

□この場合、シ之エレータ回路としては、出カッ臂ルス
の再挑性が高いことおよび各種条件の変更が容易である
ことが重要である。

しかしながら、従来一般に用いられているＡルス信号発
生用のシンユレータ回路は、その構成が極めて複雑でし
かも高価であるとともに、発生ノ々ルス信号の各種条件
変更が極めて困難である等の種々問題を有している。　
　　′従って、本発明による目的は、マイクロコンピュ
ータとメモリをたくみに利用することにより、シミュレ
ーション用のノぞルス信号を容易にかつ再現性良く発生
することが出来るシミュレ−ジョン用パルス信号発生方
式を提供することである。以下、図面を用いて本発明に
よるシさニレ−ジョン用パルス信号発生方式を詳細に説
明する。

第１図は本発明によるシンユレーショｙ用パルス信号発
生方式の一実施例を示すプルツク図である。同図に於い
て１はマイクロコンピュータであって、入力ポートＰ１
と出カポ−）Ｐｓ、Ｐｓを有している。２はマイクロコ
ンピュータｌの出カポ−）Ｐｇから発生される出力によ
ってアドレスされてその記憶情報が読み出されるメモリ
であって、その読み出し出力はマイクロコンピュータｌ
の入力ポートＰ１に供給されるように構成されている。

そして、このメモリ２の各番地にはノぞルス周期データ
とくり返し数データがそれぞれペアーとなって順次記憶
されている。ま九、マイクロコンピュータ１の出力ポー
トＰ、かラバ、シミュレーション用のパルδ信号ＳＰが
発生されるように構成されている。

以下、上記構成による動作を第２図に示すダイナミック
フローチャートを用いて説明する。

まず、電源を投入すると、マイクロコンピュータｌはス
テップＳ１で示すようにイニシャライズが行なわれ九後
に、出カポ−）　ＰｇからステップＳ、に示すようにメ
モリ２の最初の読み出し番地を示すアドレス信号が発生
される。この場合、メモリ２の各アドレスには、例えば
第１表に示すようにノルス周期データが各偶数番地に記
憶されており、また奇数番地にはその直前の偶数番地に
それぞれ記憶されている。ｅルス周期データのくり返し
数デ７夕が記憶されている。

第１表 メモリ番地　　データ　　　　　内容 ｏｏｏ　　　　　　ｎｏ　　　　　パルス周期データ０
０１　　　　　　　ＤＩ　　　　　　＜り返し数データ
００２　　　　　　Ｄ５　　　　　ノぐルス周期データ
００３　　　　　０６　　　　　＜少返し数データ００
４　　　　　０３　　　　　ノ９ルス周勘データ００５
　　　　　　ム０　　　　〈プ返し数データ従って、ま
ず始めにメモリ２の０００査地が指定されると、出力周
期データＢＯが読み出されてマイクロコンピュータｌの
入カポ−）Ｐｓに供給される。そして、このマイクロコ
ンピュータ１はステップ８ｓで示すように、メモリ２か
ら供給される出カッ臂ルス周期データＥＯを取り込んで
内部のカウンタ０１に供給する。

次に、マイクロコンピユー７１はステップ８４で示すよ
うにメモリ２の読み出し番地をインクリメントすること
によって、次の００１査地のデータを読み出す、この場
合、奇数番地にはその直前の偶数番地に枕記憶されてい
るくり返し数データＤＩが記憶されておシ、この値がス
テップ８、で示すようにマイクロコンピュータ１に域シ
込まれてカウンタ０２に保持される。そして、カウンタ
０１に取シ込まれたデータＥＯは、ステップ８−で示す
ようにその内容が零となるまでステップ８１で示す出カ
ポ−）Ｐｓの＠Ｌ°制御およびステップ８＄で示す時間
調整の逃理ルーゾが実行される。

次に、０ｌ−１＝００条件が成立すると、ステップ８會
で示す出カポ−）　Ｐｓを一定時間“Ｈ″に制御する処
理が行なわれた後に、カウンタ０２循容がステップ８１
・で示すように０２−１の処理が行なわれる。そして、
０２−１が零でない場合には、ステップ８■で示すカウ
ンタ０宜の再設定およびステップ８１ｍで示す時間処理
が行なわれて、−ｒイクロコンピュータ１の出カポ−）
　Ｐｓから発生されるノＲルス信号８Ｐの発生周期が設
定されるとともに、カウンタ０２の内容をノ臂ルス信号
ＳＰの発生毎に減算する処理を実行することによって、
ノぐルス信号８Ｐの発生個数、つまりくり返し数が設定
される。

このようにして、く９返し数データＤＩによって指定さ
れ九条件を満足するノルス信号８Ｐが発生されると、ス
テップ８■で示すメモリ着地のインクリメント処理が実
行され、更にステップ８１４−で示す時間１１１！１処
理が行なわれた後にステップ８禦で示すメモリ番地出力
の送出処理に移行する。このような処理を順次実行する
ことにより、マイクロコンピュータ１の出力ポートＰｓ
からはパルス周期データによって指定された周期でかつ
くり返し数データに対応した個数のパルス信号８Ｐが第
３図に示すように順次発生される仁とになる。

このようにして発生され九ノ臂ルス信号ＳＰは、メモリ
２に記憶されているディジタル値のパルス周期データと
くり返し数データによって構成されている本のであるた
めに、その再現性は極めて高＜、シミュレーション用ノ
ぞルス信号ＳＰとして蛾も適したものとなる。また、出
力されるパルス信号８Ｐは、メモリ２の各番地に記憶さ
れているデータの一部を変更するのみで容易に修正また
は変更を行なうことが出来、この点に於いてもシミュレ
ーション用として適したものとなる。

なお、上記実施例に於いては、パルス周期データとくり
返し数データをメモリの異なる番地に記憶させた場合に
ついて説Ｑ１１したが、同−着地に分離して記憶させて
も良いことは言うまでもない。

以上説明したように、本発明によるシミュレーション用
ノぞルス信号発生方式は、メモリに記憶されているノ臂
ルス周期データとくり返し数データを読み出してマイク
ロコンピュータに供給するととくよシ、出力ポートから
対応する周期と個数のノＲルス信号を発生する毎に前記
メモリに記憶されている読み出しアドレスを進めるもの
である。従って、発生パルス信号はメモリの記憶値に対
応したものと表り、簡単な構成でありながら再現性が高
く、かつ変更が容易なシミュレーション用パルス信号の
発生が行なえる優れた効果を有する。

【図面の簡単な説明】

第１図は本発明によるシ建ニレージョン用ノルス信号発
生方式の一実施例を説明するためのブロック図、第２図
は第１図に示すブロック図の動作を説明するためのダイ
ナζツク７０−チ１１１１ ヤード、第３図は発生””パルス信号を示す波形図であ
る。 １・・・マイクロコンビエータ、２・・・メモリ。

Claims (1)

【特許請求の範囲】
1. （ｌＬマイクロコンピュータと、前記マイクロコンピュ
   ータによってアドレスされて読み出された出力がこのマ
   イクロコンピュータに取り込まれるメモリとを有し、前
   記メモリにはパルス周期データとく）返し数データがそ
   れぞれ対となって順次記憶されておシ、前記マイクロコ
   ンピュータは前記パルス周期データに対応した周期毎に
   出力ポートに所定時間出力を送出する動作を前記くシ返
   し数データに対応して実行した後に、前記メモリに対す
   る読み出しアドレスを進める動作を行なうことによりノ
   ぐルス信号を発生することを特徴とするシミュレーショ
   ン用ノにルス信号発生方式。