JPH0717027Y2 - タイミング発生装置 - Google Patents

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案は例えば半導体試験装置に用いられ、アドレス
カウンタの出力アドレスによりタイミング切換データメ
モリ（試験パターンメモリの一部）が読み出され、その
読み出されたタイミング切換データに応じで周期設定メ
モリが読み出され、その読み出された周期設定データに
応じた周期のタイミングパルスを出力するタイミング発
生装置に関する。

「従来の技術」 第２図に従来のタイミング発生装置を示す。起動パルス
（第３図Ａ）がアドレスカウンタ11に入力されると、ア
ドレスカウンタ11はクリアされ、そのアドレスカウンタ
11からの出力アドレス（第３図Ｂ）によりタイミング切
換データメモリ12が読み出され、その読み出されたタイ
ミング切換データ（第３図Ｃ）をアドレスとして周期設
定メモリ13が読み出され、その読み出された周期設定デ
ータ（第３図Ｄ）は周期発生部14へ供給され、周期発生
部14からその周期設定データと対応した時間の後、タイ
ミングパルス（第３図Ｅ）が出力される。そのタイミン
グパルスによりアドレスカウンタ11は＋１される。この
アドレスカウンタ11の出力アドレスによりタイミング切
換メモリ12が再び読み出され、以下同様に動作し、次々
とタイミングパルスを発生する。

このタイミング発生装置が半導体試験装置に利用される
場合は、タイミング切換データメモリ12は試験パターン
メモリの一部として構成される。

つまり試験パターンメモリの各アドレスには発生すべき
タイミングパルスの周期を示すタイミング切換データ
と、被試験半導体素子の各ピンに印加すべきテストパタ
ーン、つまり“1"又は“0"とが記憶されている。

「考案が解決しようとする課題」 従来のタイミング発生装置はタイミング切換データ（番
号）が例えば１〜16であって、テストＡ、テストＢ、テ
ストＣ、…とテストがかわるごとに、そのテストに合っ
た周期のタイミングが得られるように、タイミング切換
データ１〜16と周期設定データとの関係を変更するため
周期設定メモリ13の記憶内容を書き換えていた。この書
き換えのため全体としての試験時間が長くなる欠点があ
った。

「課題を解決するための手段」 この考案によればアドレスカウンタの出力アドレスによ
りタイミング切換データメモリが読み出され、外部から
データがレジスタに設定され、そのレジスタのデータと
タイミング切換データメモリから読み出されたタイミン
グ切換データとが加算器で加算され、その加算されたデ
ータにより周期設定メモリが読み出され、その読み出さ
れた周期設定データが周期発生部へ供給されてその周期
設定データと対応した周期でタイミングパルスが発生さ
れる。

「実施例」 第１図はこの考案の実施例を示し、第２図と対応する部
分には同一符号を付けてある。この考案においては外部
より、例えばプログラムでデータを設定することができ
るレジスタ21が設けられ、レジスタ21のデータと、タイ
ミング切換データメモリ12から読み出されたタイミング
切換データとが加算器22で加算され、その加算出力をア
ドレスとして周期設定メモリ13が読み出される。周期設
定メモリ13は従来と異なり、そのアドレス数はタイミン
グ切換データメモリ12のデータ数よりも大とされてあ
る。例えばタイミング切換データメモリ12のデータは１
〜16であり、周期設定メモリ13のアドレスは１〜1024と
される。

例えばテストＡ、テストＢ、テストＣ、…がそれぞれ16
通りの周期設定データを必要とし、これら16の周期設定
データに対してタイミング切換データ１〜16の１つづつ
が割り当てられている場合に、テストＡのタイミング切
換データ１〜16に対する各周期設定データを周期設定メ
モリ13のアドレス１〜16に記憶し、テストＢのタイミン
グ切換データ１〜16に対する各周期設定データを周期設
定メモリ13のアドレス17〜32に記憶し、テストＣのタイ
ミング切換データ１〜16に対する各周期設定データを周
期設定メモリ13のアドレス33〜48に記憶し、以下同様に
行う。

従ってテストＡ、テストＢ、テストＣ、…の何れにおい
てもタイミング切換データメモリ12から読み出されるタ
イミング切換データは１〜16の何れかであるが、テスト
Ａの試験の時はレジスタ21にデータ０が設定され、タイ
ミング切換データメモリ12から読み出されたタイミング
切換データ１〜16に０が加算され、その加算出力１〜16
により周期設定メモリ13が読み出され、テストＢの試験
の時はレジスタ21にデータ16が設定され、タイミング切
換データメモリ12から読み出されたタイミング切換デー
タ１〜16にデータ16が加算され、その加算出力17〜32に
より周期設定メモリ13が読み出され、テストＣの試験の
時はレジスタ21にデータ32が設定され、タイミング切換
データメモリ12から読み出されたタイミング切換データ
１〜16にデータ32が加算され、その加算出力33〜48によ
り周期設定メモリ13が読み出される。以下同様に動作す
る。

このようにして従来のタイミング発生装置用に作られた
タイミング切換データ１〜16で記述された試験パターン
をそのまま使用して、テストごとに周期設定メモリ13の
内容を書き換える必要がなく、全体としての試験時間を
短かくすることができる。なお各テストA,B,C,…のそれ
ぞれについてタイミング切換データ１〜16で記述された
試験パターンを、タイミング切換データ１〜1024に書き
換えることも考えられるが、この場合はプログラムのほ
ん訳、つまりハードウエアを動かすためのプログラムへ
のほん訳に時間がかかる欠点が生じる。

上述においてはタイミング切換データメモリ12のタイミ
ング切換データ数を16とし、周期設定メモリ13のアドレ
ス数を1024としたが、これらの数は任意に選ぶことがで
きる。またテストごとにレジスタ21のデータを書き換え
たが、必要に応じて１つのテスト中にレジスタ21のデー
タを書き換えてもよい。レジスタ21に設定するデータも
任意のものとすることができ、かつ加算器22で減算処理
を行ってもよい。

「考案の効果」 以上述べたようにこの考案によればタイミング切換デー
タメモリ12からのタイミング切換データと外部設定可能
なレジスタ21のデータとを加算し、その加算したデータ
で周期設定メモリ13を読み出すようにしたため、タイミ
ング切換データメモリ12を書き換えることなく、周期設
定メモリ13の異なるアドレスをアクセスさせることがで
き、例えば半導体試験装置に適用して、従来の試験パタ
ーンをそのまま利用して、テストごとに周期設定メモリ
13を書き換えることなく、短時間で一連の試験を行うこ
とができる。

【図面の簡単な説明】 第１図はこの考案の実施例を示すブロック図、第２図は
従来のタイミング発生装置を示すブロック図、第３図は
第２図の装置の動作例を示すタイムチャートである。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】アドレスを発生するアドレスカウンタと、 そのアドレスカウンタからの出力アドレスにより読み出
   されるタイミング切換データメモリと、 外部からデータが設定されるレジスタと、 そのレジスタのデータと上記タイミング切換データメモ
   リから読み出されたタイミング切換データとを加算する
   加算器と、 その加算器からの加算されたデータにより読み出される
   周期設定メモリと、 その周期設定メモリから読み出された周期設定データに
   対応した周期でタイミングパルスを発生する周期発生部
   と、 を具備するタイミング発生装置。