JPH035958Y2 - - Google Patents

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案は例えばデジタル高速フーリエ変換に
よるデジタルスペクトルアナライザのようなデー
タ処理装置、特に外部のトリガによつてデータを
入力して処理する装置に関する。

「従来の技術」 従来のこの種のデータ処理装置においては、取
込みたいデータが例えば外部信号と同期して発生
し、従つてその外部信号が発生した際にのみその
データを取込んで測定する場合がある。このよう
な場合においては第７図Ａに示すように外部トリ
ガが発生すると、その立上りに同期して第７図Ｂ
に示すようにデータの取込みが開始され、即ち一
定周期でデータはサンプリングされ、各サンプリ
ング値はデジタル値に変換されてメモリに取込ま
れ、そのデータの取込み数が一定数、例えば1024
個に達すると取込みを終了し、その取込んだデー
タを処理して第７図Ｃに示すように表示を行つて
いる。

このように従来においては外部トリガの発生か
ら一定数のデータだけを取込んで処理しているた
め、外部トリガの発生間隔が長いとデータの変化
が大きくなり、処理結果の表示が見にくくなるこ
とがある。しかし実際には第７図Ｄに示すよう
に、データとしてはトリガの発生から１回の処理
に必要とするｎ個、この例では1024個を取込んだ
後もかなりの期間発生していることがあり、しか
もその間データは連続的に変化してることがあ
る。この場合１つの外部トリガの発生に伴うデー
タの終りと次の外部トリガの発生に伴うデータの
初めとではそのデータの内容は比較的近いが、こ
れら隣接外部トリガのデータの初めの部分間では
データの内容が可成り異ることがある。

「問題点を解決するための手段」 この考案によれば入力アナログ信号をAD変換
器でデジタルデータに変換してデータメモリに書
込み、そのデータメモリ内のデータが一定数に達
するとデータ処理器でこれを読出して取込み、デ
ータ処理を行うデータ処理装置において、入力ア
ナログデータと関連した外部トリガが入力される
と、その入力トリガの存在している間データメモ
リに対しアナログデータの取込みを行うように書
込み制御回路が構成される。外部トリガの初めか
ら一定数のデータの取込みが行われるとデータ処
理器へ通知されてデータ処理器が起動され、デー
タ処理器はその一定数のデータを取込んで処理を
行い、その処理が終るとその時の最新のデータを
一定数データメモリから取込み、これを処理する
ことを繰り返す。外部トリガが終るとこれがデー
タ処理器へ通知され、その通知があるとその直前
におけるデータ取込みでデータの取込みを中止す
る。このようにして外部トリガの存在している間
はデータの取込みが行われ、外部トリガの終りか
ら次の外部トリガの発生までの時間が比較的短い
場合は、そのデータの変化が外部トリガの発生周
期が長くても比較的小さなものとなり、処理結果
の表示は見易いものとなり、外部トリガが終つた
後においてはその直前の取込みで取込みを終了さ
せるため、目的としない全く異つたデータを一緒
に処理してしまうおそれはない。

「実施例」 第１図はこの考案によるデータ処理装置の一例
を示し、処理されるべきアナログデータは入力端
子１１より入力され、AD変換器１２においてク
ロツク発生器１３のクロツクによりサンプリング
されて各サンプリング値がデジタル信号に変換さ
れてデータメモリ１４に書込まれ、そのデータメ
モリ１４のデータは例えば高速フーリエ変換
（FFT）を用いたデジタルスペクトルアナライザ
のようなデータ処理器１５に取込まれてデータ処
理が行われる。

このデータメモリ１４への取込みは端子１１に
与えられるアナログデータと関連して一般に同期
して発生する外部トリガによつて行うが、その外
部トリガはトリガ入力端子１６に与えられ、この
外部トリガにより書込み制御回路１７が駆動され
る。

書込み制御回路１７はこの例においてはデータ
処理器１５において外部トリガが高レベルの場合
に取込むか低レベルの場合に取込むかを選択する
ことができる。高レベルの外部トリガでデータを
取込む場合は端子１８に高レベルが出力され、低
レベルの外部トリガでデータを取込む場合は端子
１８は低レベルが出力される。端子１８の出力は
AND回路２１に供給されると共にインバータ１
９を通じてAND回路２２へ供給される。AND回
路２１には端子１６の外部トリガがAND回路２
１に直接供給さると共に反転したものがAND回
路２２に供給される。AND回路２１，２２の出
力はOR回路２３に供給され、OR回路２３の出
力はゲート２４に供給される。ゲート２４にはク
ロツク発生器１３のクロツクが入力され、ゲート
２４の出力はカウンタ２５で計数されると共にデ
ータメモリ１４への書込み指令として与えられ、
このクロツクごとにデータメモリ１４のアドレス
が更新してAD変換器１２の出力がデータメモリ
１４へ書込まれる。カウンタ２５のリセツト端子
ＲにOR回路２３の出力がインバータ２６を通じ
て供給される。カウンタ２５は所定値ｎ、例えば
1024を計数すると出力を発生し、これがデータ処
理器１５に対して所定値を取込んだことを示す信
号として供給される。またOR回路２３の出力は
データ処理器１５に対して外部トリガの発生とそ
の終了を示す信号として供給される。

例えば高レベルの外部トリガでデータを取込む
場合においてはデータ処理器１５に対してその設
定が行われ、従つて端子１８からは高レベルが第
２図Ａに示すようにAND回路２１に供給されて
おり、この状態において第２図Ｂに示すように外
部トリガが時点t₁に高レベルになるとAND回路
２１の出力が高レベルになり、これがゲート２４
に与えられ、ゲート２４が開き、データメモリ１
４に対する取込みが第２図Ｃに示すように開始さ
れる。この取込みによつて一定数（1024）の取込
みが行われるとカウンタ２５の出力によつてその
ことがデータ処理器１５に通知される。データ処
理器１５はこの通知を受けてデータメモリ１４よ
りその直前の最も新しいデータの一定数（1024）
を取込み、その取込んだデータに対し、第２図Ｄ
に示すようにデータ処理を行い、その結果を第２
図Ｅに示すように時点t₃に表示器２７に表示す
る。この表示に対する処理が終るとその時点t₄に
その直前の一定数（1024個）のデータを再び取込
んでこれに対する処理を行い。その処理結果を表
示し、以下同様のことを繰り返す。

時点t₅に外部トリガが終り、従つてゲート２４
が閉じてデータメモリ１４の取込みが停止され
る。この時データ処理器１５においてはその直前
に取込んだ一定数（1024）のデータについて処理
を行い、それについての表示を時点t₆に行うが、
その後はデータ処理器１５へのデータの取込みは
行わない。つまり外部トリガが終つた時点t₅の直
前においてデータ処理器１５に取込んだデータの
処理表示でデータ処理器１５の動作は停止する。
このようにして外部トリガの終了前と終了後とに
わたるデータを一連のデータとして取込んで誤つ
た処理を行うようなことは避けている。次に外部
トリガが発生すると同様のことが行われる。従つ
て外部トリガの発生周期が長くても外部トリガが
存在している期間が比較的長く、外部トリガとそ
の発生の直前のデータの取込みとの間が比較的短
い場合は、その間でデータが大きく変化するおそ
れは少なく、従つて例えばその間隔が0.5秒程度
と短い場合においては取込んだデータをほぼ連続
的に見ることができ、これを見ながら調整する場
合には便利である。

なおデータ処理器１５における処理時間が長い
と第２図Ｆに示すようにデータメモリ１４への取
込みに対して第２図Ｇに示すように処理時間が、
データメモリへの所定数（1024）の取込み時間よ
り長いと、次に取込む時点t₄においてはその点か
ら直前の所定数（1024個）を取込み、常に最も新
しいデータを常に所定数取込むようにされる。第
２図Ｈは第２図Ｆの処理結果の表示を示してい
る。

データ処理器１５における処理動作は、第３図
に示すようにこの装置が動作を開始するとステツ
プS₁において書込み制御回路１７から所定数ｎの
取込み通知を待ち、その所定数ｎを取込んだ通知
があるとステツプS₂においてデータメモリ１４か
ら所定数ｎ個のデータをデータ処理器１５に取込
み、次にその取込んだデータについての処理をス
テツプS₃で行い、更にその処理結果をステツプS₄
において表示器２７へ供給する。次にステツプS₅
において外部トリガが終了したか否か、即ちOR
回路２３の出力が低レベルになつたか否かが照合
され、低レベルでない場合はステツプS₂に戻り、
直前の所定数のデータの取込みを行う。ステツプ
S₅において外部トリガが低レベルになつている場
合はステツプS₁に戻り次の外部トリガを待つ。

外部トリガの発生直後のデータは乱れている場
合があり、そのようなデータによつはデータ処理
を行つても正しい結果は得られない。これを防止
するため一定時間遅らせてからデータを取るよう
にすることもできる。例えば第４図に示すよう
に、ゲート２４を通過したクロツクをカウンタ２
５に直ちに供給することなく、遅延カウンタ２８
を設けて遅延カウンタ２８で一定数を計数した
後、カウンタ２５にその桁上げ出力を供給する。
この遅延カウンタ２８から出力が発生した後、ク
ロツクを所定数（1024）計数するとカウンタ２５
から出力が生じるようにする。従つて遅延カウン
タ２８とカウンタ２５とは一つのカウンタで共用
することができる。

外部トリガの高レベル区間と低レベル区間とで
それぞれ別のデータを取込むようにすることもで
きる。例えば第５図Ａに示すように外部トリガを
高レベル区間においてこれと対応したデータの取
込みを第５図Ｂに示すように行い、これに対する
処理表示を第５図Ｃに示すように行う。一方外部
トリガの低レベルにおいて低レベルと対応したデ
ータを第５図Ｄに示すように取込み、これに対す
る処理表示を第５図Ｅに示すように行う。このた
めの構成は例えば第６図に示すように端子１１
ａ，１１ｂより高レベル用データ、低レベル用デ
ータが入力され、それぞれAD変換器２４ａ，２
４ｂでデジタルデータに変換され、更にデータメ
モリ１４ａ，１４ｂにそれぞれ取込まれる。デー
タメモリ１４ａ，１４ｂのデータはデータ処理器
１５によつて取込まれる。これらデータメモリ１
４ａ，１４ｂに対する書込み制御回路１７ａ，１
７ｂは外部トリガ入力端子１６よりの外部トリガ
に入力され、この例においては書込み制御回路１
７ａにおいては外部トリガが高レベルでデータを
取込むように制御し、書込み制御回路１７ｂにお
いては外部トリガが低レベルでデータを取込むよ
うに制御する。つまり書込み制御回路１７ａは第
１図におけるAND回路２１から出力が得られ、
一方書込み制御回路１７ｂにおいてはAND回路
２２から出力が得られるようにされる。この場合
データメモリ１４ａ，１４ｂとしては別々のデー
タメモリを用いることなく一つのデータメモリの
異る領域に記憶するようにしてもよい。なお外部
トリガの高レベルのみ或いは低レベルのみしかデ
ータを取込まない場合においては第１図における
AND回路２１或いは２２を省略し、OR回路２３
も省略される。

「考案の効果」 以上述べたようにこの考案によれば、外部トリ
ガの発生周期が長い場合においても外部トリガの
終りまでデータを取込んでおり、その取込んだ直
前についてのデータ処理を行うことができ、従つ
てその後に発生する外部トリガにもとづく取込み
データに対し大きな変化がなく、連続的な変化と
して見ることができる。

【図面の簡単な説明】

第１図はこの考案によるデータ処理装置の一例
を示すブロツク図、第２図はその動作の説明に供
するためのタイムチヤート、第３図はデータ処理
器１５の動作の例を示す流れ図、第４図は第１図
の一部変形を示す図、第５図は他の例におけるタ
イムチヤート、第６図は第５図と対応したデータ
処理装置のブロツク図、第７図は従来のデータ処
理装置の動作を示すタイムチヤートである。 １１……データ入力端子、１２……AD変換
器、１３……クロツク発生器、１４……データメ
モリ、１５……データ処理器、１６……外部トリ
ガ入力端子、１７……書込み制御回路、２５……
取込みデータが一定数となつたことを検出するカ
ウンタ、２７……表示器。

Claims (1)

1. 【実用新案登録請求の範囲】 入力アナログデータをAD変換器でデジタルデ
   ータに変換してデータメモリに書込み、そのデー
   タメモリ内のデータをデータ処理器で一定数だけ
   読出してデータ処理を行うデータ処理装置におい
   て、 上記入力アナログデータと関連した外部トリガ
   が入力され、その外部トリガの存在している間、
   上記データメモリに対し書込み動作を行う書込み
   制御回路と、 上記外部トリガの初めから一定数のデータを取
   込むとそれを上記データ処理器へ通知し、これを
   起動させる通知手段と、 上記データ処理器はその取込んだ一定数のデー
   タを処理するごとに上記データメモリの最新の上
   記一定数のデータの取込み処理を繰り返す手段
   と、 上記外部トリガの終りが上記データ処理器に通
   知されてその直前のデータ取込みでデータの取込
   みを中止する手段とを具備するデータ処理装置。