JPS5893217A - 半導体結晶膜の製造方法 - Google Patents

半導体結晶膜の製造方法

Info

Publication number
JPS5893217A
JPS5893217A JP56190620A JP19062081A JPS5893217A JP S5893217 A JPS5893217 A JP S5893217A JP 56190620 A JP56190620 A JP 56190620A JP 19062081 A JP19062081 A JP 19062081A JP S5893217 A JPS5893217 A JP S5893217A
Authority
JP
Japan
Prior art keywords
film
semiconductor
crystal
islands
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56190620A
Other languages
English (en)
Inventor
Tomoyasu Inoue
井上　知泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56190620A priority Critical patent/JPS5893217A/ja
Publication of JPS5893217A publication Critical patent/JPS5893217A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術４野 本発明は、多層半導体素子の製造方法に関わり、特に絶
縁膜上に下地半導体基板と同一の結晶面方位を有する半
導体単結晶領域を育成する半導体結晶膜の製造方法に関
する。
従来技術とその問題点 周知のように、半導体基板上に形成する半導体装置、特
に集積回路素子においては、酸化、拡散、イオン注入、
ＣｖＤ、写真蝕刻等の公知の技術を用いて、基板上に二
次元的に素子を配列させるものであった。そのため従来
の技術を用いて、半導体装置を＾集積化、高速化する事
には限界がある。
この限界を打破する方法として素子を多層に積み重ねる
、所謂三次元集積回路が提案されておりそれを実現させ
るだめの基板材料として絶縁膜上の多結晶シリコンまた
は非品質シリコン層を、レーザー光や電子ビーム等のエ
ネルギービーム照射により、粗大結晶粒化または単結晶
化し、それを積層するものが有望視されている。
多層半導体素子に用いる基板材料の製造方法は現在迄に
幾つか提案されているが、その中で最も有望視されてい
るものにＬＥＳＳ法（Ｌａｔｅｒａｌ　Ｒｐｉｔａｘｙ
ｂｙ　Ｓｅｅｄｅｄ　Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）
がある。ＬＥＳＳ法は第１図に示す様に、シリコン基板
（１）上の絶縁膜（２）の一部を開孔し、その上に多結
晶せたは非晶質シリコン膜を堆積し、連続ビームのレー
ザー光または電子線を照射して、上記開口部で下地単結
晶シリコン基板との接触部を種結晶として、そこから横
方向に結晶成長させる。この場合開孔部から最大約１０
０μｍ程度、単結晶領域（３）が伸びて行く。
この方法の特長は前記、種結晶部分の位置の定め方によ
り単結晶領域を基板面内の希望する場所に作り得る事に
より、半導体素子を必らず単結晶領域の上に形成できる
事である。
しかし、現在の技術では、種結晶部から横方向に伸びる
単結晶領域の長さには限りがあり、その長さは通常２〜
１００μｍであシ、それより離れた部分では、第１図に
示すように多結晶（５）となってしまう。半導体結晶膜
にトランジスタ等の能動素子群を作って集積回路を構成
する際、これらの能動素子は良好な電気的特性を得るた
めには、単結晶領域上に形成する必要があり、上記の多
結晶領域は除去するか、または別の目的に利用しなけれ
ばならない。その点、高速動作の集積回路を得るだめに
は、ＳＯ８（Ｓｉｌｉｃｏｎ　ｏｎ　５ａｐｐｂｉｒｅ
）素子技術と同様に、能動素子を形成する部分のみの半
導体層を／Ｎ、状に形成し、それ以外の部分の半導体層
は除去する事により素子間の浮遊容量を減少させる事に
効果があって好ましい。捷だ、このことは所謂、ランチ
アップ現象防止にも有効である。
発明の目的 本発明はこの様な点に鑑みてなされたもので、特性の優
れた半導体装置を得る事を目的とする。
発明の概要 即ち、予め多結晶或は非晶質のシリコン層を種結晶と々
るべき開口部から適切な距離までの領域の島に抜く工程
を経た後、ビームアニールする事により分離した単結晶
領域を形成する半導体結晶膜の製造方法を提供するもの
である。
発明の効果 本発明によれば、多結晶の混在することのない単結晶半
導体層を得る事が出来、しかも素子間の浮遊容量を減少
させる事が出来るので特性の優れれ半導体装置を得る事
が出来る。
又、（−１ｅやスズ等、半導体膜と同族元素の不純物を
ドープしておいてビームアニールすれば、素子特性に全
んど影響を与える事なく速やかに単結晶化を行なう事が
出来、良質な単結晶を大面積に亘って得る事が出来る。
発明の実施例 以下本発明の実施例を図面を用いながら説明する。
第２図、紀３図はそれぞれ本発明による単結晶領域の断
面図と上面図である。まず、シリコン基板（１）の上に
通常の工程により、シリコン酸化膜（ａを形成した後、
種結晶とすべき場所のシリコン酸化膜（２）を写真蝕刻
法により除去して開口部（６）を形成する。次に多結晶
シリコン膜（３）を減圧ＣＸｒＤ法により堆積し、写真
蝕刻法により第３図の様に多結晶シリコン膜を島状（７
）に単結晶化し得る最大領域になる如く形成した。シリ
コン酸化膜（２）と多結晶シリコン膜（３）の厚みはそ
れぞれ０．５μｍと０．３μｍである。シリコン島の幅
（Ｗ）゛は２００／１ｍ、長さくＬ）は５籠であった。
次に、電子ビームアニールにより表面近傍を加熱して横
方向結晶成長させた。電子ビームの加熱′直圧はｌ０Ｋ
Ｖ１　ビーム電流２ｍＡ、ビーム径約１００μｍである
。電子線は図に示す様に種結晶部からシリコン島の幅方
向に平行に走査させ、走査速度５０　ｏＪ　ｓ　でラス
タースキャンさせて照射した。この結果、全てのシリコ
ン島は下地基板と同一面方位の単結晶膜となった。
本実施例では電子ビームアニール法による単結晶化を示
したが、ＣＷ発振レーザーアニールでも同等の効果が得
られる。捷た、本実施例では多結晶、或は非晶質シリコ
ン膜の形成に減圧ＣｖＤを用いたが、スパッタリング、
イオンビームデボジシラン、超高真空中での蒸着等を用
いても同等の効果が得られる。
シリコン島の大きさについては、本実施例では長さを５
　ｍｍとしたが、さらに基板の表面温度均一性やアニー
ル条件の安定性を高める事により３０〜ｂ　Ｏｍｍ程度
まで大きくする事が可能になる。また、シＩＪコン島の
幅についても、本実施例では１００μｍとしたが、前記
の工夫に加え、シリコン膜へ不純物の適切なドーピング
や予備加熱手段（他のエネルギービームを重畳したり基
板温度を高める等）の採用等により５〜５０１ｍ程度捷
で大きくする事も可能となる。ドーピングは、Ａ、ｓ　
＋Ｐ等の活性不純物であっても良いが、Ｇｅ、スズ等Ｓ
ｉと同族元素を半導体被着中又は被着後に１０１９〜１
０２２／ａｒｉ’ドーピングし、しかる懐エネルギービ
ームでアニールずれｅ」、結晶化か早ブリ、均一で大面
積の単結晶膜を得る事が出来る。しかも同族元素である
ので、膜甲にＭＯＳトランジヌタや抵抗米子等を形成し
ても集子特性には全んど影響を与えない。ドーピングは
半専体膜中の全面に行なっても良いし、開口から遠い部
分のみに施しても良く、又、開口から離１しるに従って
次第に謎くなる様に行なう事も出来る。
【図面の簡単な説明】
第１図はエネルギービーム照射による単結晶膜の形成過
程を説明する断面図、第２図は、本発明による単結晶シ
リコン島形成過程を説明する断面図、第３図は、本発明
による単結晶シリコン膜の上面図である。 図に於いて、 １・・・シリコン基板　　２・・・絶Ｒ膜３・・・単結
晶シリコン膜　４・・・エネルギービーム５・・・多結
晶ミリコン膜　６・・・柚結晶領域７・・・単結晶シリ
コン島 ８・・・エネルギービーム走査方向 Ｗ・・・シリコンｈの幅　Ｌ・・・シリコン島の長さ第
１図 ／〜４ Ｉ４２図 第３図

Claims (2)

    【特許請求の範囲】
  1. （１）単結晶半導体基板表面に絶縁膜を被着し、該絶縁
    膜の一部を除去して開口させ、その上に多結晶或は非晶
    質の半導体膜を被着した後、該半導体膜を、開口部を含
    む犬゛きさの島状にパターンニングした後、電子ビーム
    或はレーザー光照射する事により、上記開口部から横方
    向にエピタキシャル成長させてシリコン島全体を下地半
    導体基板と同一面方位の単結晶化させる事を特徴とする
    半導体結晶膜の製造方法。
  2. （２）半導体膜に該半導体膜と同族元素をドーピングし
    ておく事を特徴とする特許 １項記載の半導体結晶膜の製造方法。
JP56190620A 1981-11-30 1981-11-30 半導体結晶膜の製造方法 Pending JPS5893217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56190620A JPS5893217A (ja) 1981-11-30 1981-11-30 半導体結晶膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56190620A JPS5893217A (ja) 1981-11-30 1981-11-30 半導体結晶膜の製造方法

Publications (1)

Publication Number Publication Date
JPS5893217A true JPS5893217A (ja) 1983-06-02

Family

ID=16261096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56190620A Pending JPS5893217A (ja) 1981-11-30 1981-11-30 半導体結晶膜の製造方法

Country Status (1)

Country Link
JP (1) JPS5893217A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257718A (ja) * 1986-04-30 1987-11-10 Sony Corp 半導体薄膜の固相エピタキシヤル成長法
JPS63257214A (ja) * 1987-04-14 1988-10-25 Sony Corp 半導体基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667923A (en) * 1979-11-07 1981-06-08 Toshiba Corp Preparation method of semiconductor system
JPS56126915A (en) * 1980-03-11 1981-10-05 Fujitsu Ltd Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667923A (en) * 1979-11-07 1981-06-08 Toshiba Corp Preparation method of semiconductor system
JPS56126915A (en) * 1980-03-11 1981-10-05 Fujitsu Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257718A (ja) * 1986-04-30 1987-11-10 Sony Corp 半導体薄膜の固相エピタキシヤル成長法
JPS63257214A (ja) * 1987-04-14 1988-10-25 Sony Corp 半導体基板の製造方法

Similar Documents

Publication Publication Date Title
EP0073487B1 (en) Method for manufacturing three-dimensional semiconductor device
US4874718A (en) Method for forming SOI film
JP4203141B2 (ja) 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法
JPS5939790A (ja) 単結晶の製造方法
US20020115246A1 (en) Method for crystallizing silicon film and thin film transistor and fabricating method using the same
JPS62160712A (ja) 半導体装置の製造方法
JPS6158879A (ja) シリコン薄膜結晶の製造方法
JPS5893217A (ja) 半導体結晶膜の製造方法
JPS5893220A (ja) 半導体単結晶膜の製造方法
JPS5856322A (ja) 半導体基板の製造方法
KR101329352B1 (ko) 반도체 장치의 제조방법
JPS5840852A (ja) 相補型ｍｏｓ半導体装置及びその製造方法
JPH0332208B2 (ja)
JPS5840851A (ja) 相補型ｍｏｓ半導体装置及びその製造方法
JPH04206932A (ja) 半導体装置及びその製造方法
JPS5939791A (ja) 単結晶の製造方法
JPS5880831A (ja) 半導体装置用基板の製造方法
JPS6191917A (ja) 半導体薄膜結晶の製造方法
JPH01264215A (ja) 半導体装置の製造方法
JPH0810669B2 (ja) Ｓｏｉ膜の形成方法
JP2793241B2 (ja) Ｓｏｉ形成法
JPS5934626A (ja) 半導体膜形成方法
JPH0257337B2 (ja)
JPS63300510A (ja) 積層型半導体装置
JPH0732121B2 (ja) 半導体装置の製造方法