JPS5893232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5893232A JPS5893232A JP56190629A JP19062981A JPS5893232A JP S5893232 A JPS5893232 A JP S5893232A JP 56190629 A JP56190629 A JP 56190629A JP 19062981 A JP19062981 A JP 19062981A JP S5893232 A JPS5893232 A JP S5893232A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- connecting hole
- sio2
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、半導体装置の製造方法に係り、将に配線接続
孔の設差に起因する信頼性の問題を軽減することに関す
る０ 従来技術とその問題へ 半導体装置の製造を行う場合は、拡散をほどこＩ−た半
導体基板に絶縁膜を形成したのち、配線接続孔を形成し
て全面にＡｌを蒸着又はスパッタ法で形成したのち通常
のフォトレジスト工程を用いて配線形成を行うプロセス
が含まれる。
孔の設差に起因する信頼性の問題を軽減することに関す
る０ 従来技術とその問題へ 半導体装置の製造を行う場合は、拡散をほどこＩ−た半
導体基板に絶縁膜を形成したのち、配線接続孔を形成し
て全面にＡｌを蒸着又はスパッタ法で形成したのち通常
のフォトレジスト工程を用いて配線形成を行うプロセス
が含まれる。
近年、素子の微細化に伴って、この接続孔が微細になり
つつある。ところが、この接続孔を設けるべき絶縁膜は
絶縁性の欠陥、又は薄くすることによって基板に好ま（
〜くない導電路を形成するおそれがあるために薄くなら
ない。すなわち、絶縁膜が一定の膜厚のままで接続孔の
みが小さくなる傾向にある。このため相対的に深くなっ
た接続孔に蒸着法で金属膜をつけることＶＣなって、よ
く知られるように側面の膜厚がうすくなってしまう。
つつある。ところが、この接続孔を設けるべき絶縁膜は
絶縁性の欠陥、又は薄くすることによって基板に好ま（
〜くない導電路を形成するおそれがあるために薄くなら
ない。すなわち、絶縁膜が一定の膜厚のままで接続孔の
みが小さくなる傾向にある。このため相対的に深くなっ
た接続孔に蒸着法で金属膜をつけることＶＣなって、よ
く知られるように側面の膜厚がうすくなってしまう。
この事情をもっと分りやすくするために、ある条件のも
とて計算によって行った側面及び底面の膜の形状を第１
図に示す。これからも接続孔の大きさが小さくなるに従
って、接続孔上部に種子部分が内部に入るのを妨げて、
側面、底面の膜厚が減少することが認められる。これは
、信頼性上好ましくない現象である。また最近は金属配
線が２層化する傾向ＶＣある。２層化のためには陽極酸
化法が提案されている。しかし、これは配線及び配線間
の平担化が目的であって接続孔の部分の段差は、そのま
ま層間絶Ｆ＃膜の部分まで持ちこされる。
とて計算によって行った側面及び底面の膜の形状を第１
図に示す。これからも接続孔の大きさが小さくなるに従
って、接続孔上部に種子部分が内部に入るのを妨げて、
側面、底面の膜厚が減少することが認められる。これは
、信頼性上好ましくない現象である。また最近は金属配
線が２層化する傾向ＶＣある。２層化のためには陽極酸
化法が提案されている。しかし、これは配線及び配線間
の平担化が目的であって接続孔の部分の段差は、そのま
ま層間絶Ｆ＃膜の部分まで持ちこされる。
これは、２層目配線が数多くの接続孔北を走ることにな
り、２層目配線の段切れの可能性をもたらすことになり
、これも信頼性上の問題となる。
り、２層目配線の段切れの可能性をもたらすことになり
、これも信頼性上の問題となる。
これらの接続孔の段差に起因する問題を避けるには金属
配線を行う前に、導電物質を接続孔内に選択的に形成す
ることが有効である。この方法と１−ては、Ｎ五の電解
又は無電解メッキが有効であるとの提案がある。しかし
乍ら、Ｎｉは、一般にシリコンには付着しにくく接続不
良を起しやすい。
配線を行う前に、導電物質を接続孔内に選択的に形成す
ることが有効である。この方法と１−ては、Ｎ五の電解
又は無電解メッキが有効であるとの提案がある。しかし
乍ら、Ｎｉは、一般にシリコンには付着しにくく接続不
良を起しやすい。
Ｐｄ＋８＋を接続孔に形成してのちＮ１メッキを行えば
よいが異質の工程であるため工程が複雑になり易いＯ 発明の目的 この発明の目的は、接続孔による段差を軽減することに
よって、半導体装置の信頼性を向上する方法を提案する
ものである。
よいが異質の工程であるため工程が複雑になり易いＯ 発明の目的 この発明の目的は、接続孔による段差を軽減することに
よって、半導体装置の信頼性を向上する方法を提案する
ものである。
発明の概要
本発明では、接続孔を形成したのち、Ｐｄ膜を形成して
低温で熱処理したのち希フッ酸処理することによって接
続孔内部に接している部分以外のＰｄを除去することを
特徴とする。
低温で熱処理したのち希フッ酸処理することによって接
続孔内部に接している部分以外のＰｄを除去することを
特徴とする。
発明の効果
本発明により、接続孔に金属を制御性良く埋め込む事が
可能となり、配線段差が軽減されて半導体装ＩＨの信頼
性を高める事ができる。
可能となり、配線段差が軽減されて半導体装ＩＨの信頼
性を高める事ができる。
発明の実施例
以下、実施例に従って、本発明を説明する。
実施例 １゜
ｐ型半導体基板ｔｌ）に選択的にｎ型不純物（２）を拡
散した・、）ち、ンリコン酸化膜（３）を０．６μｍ形
成するっ続いて、レジストによって所要部分をおおった
のち、フッ化アンモニウムによるエツチングによって、
配線接続孔（４）の−成を行う（第２図ａ）ｏこの時、
フッ化アンモニウムによるエツチングの代りに、フレオ
ンを主成分とするガス中で、平行平板電極間のプラズマ
中にサンプルをおくこトニょチを用いることも出来る。
散した・、）ち、ンリコン酸化膜（３）を０．６μｍ形
成するっ続いて、レジストによって所要部分をおおった
のち、フッ化アンモニウムによるエツチングによって、
配線接続孔（４）の−成を行う（第２図ａ）ｏこの時、
フッ化アンモニウムによるエツチングの代りに、フレオ
ンを主成分とするガス中で、平行平板電極間のプラズマ
中にサンプルをおくこトニょチを用いることも出来る。
この方法によれば、バタン変換差がないために、レジス
トバタン通りのエツチングが出来るために接続孔の微細
化には、非常に有利である。レジストを除去ｌ−て、適
当な前処理を行ったのち、電子ビーム蒸着装置を用いて
全面にＰｄを３０００λ形成する（第２図ｂ）。ｐｄは
よく知られている通り絶縁膜に対する密着性が非常に悪
い。次にこれを２５０〜３５０℃の間でＩ分隔中で間加
熱する。これによってＳｉと密着している部分はｐｄ、
Ｓｉ （６）になる（第２図Ｃ）。続いて、これを希フ
ッ酸溶液たとえばＨＦ：Ｈ１０＝２００：１に３分間浸
す。この処理によって、酸化膜上のＰｄは、自己整合的
に全て除去される（第２図ｄ）。
トバタン通りのエツチングが出来るために接続孔の微細
化には、非常に有利である。レジストを除去ｌ−て、適
当な前処理を行ったのち、電子ビーム蒸着装置を用いて
全面にＰｄを３０００λ形成する（第２図ｂ）。ｐｄは
よく知られている通り絶縁膜に対する密着性が非常に悪
い。次にこれを２５０〜３５０℃の間でＩ分隔中で間加
熱する。これによってＳｉと密着している部分はｐｄ、
Ｓｉ （６）になる（第２図Ｃ）。続いて、これを希フ
ッ酸溶液たとえばＨＦ：Ｈ１０＝２００：１に３分間浸
す。この処理によって、酸化膜上のＰｄは、自己整合的
に全て除去される（第２図ｄ）。
上記の工程で、熱処理温度が低い場合には、ｐｄが全面
除去されて１−まり。また熱処理温度が高い場合には、
酸化膜上のＰｄの密着性が、この目的のためにはよくな
り過ぎて除去出来ない部分が残ってしまう。従って、熱
処理温度と熱処理時間は、この発明にとって非常に重要
な因子となっている。
除去されて１−まり。また熱処理温度が高い場合には、
酸化膜上のＰｄの密着性が、この目的のためにはよくな
り過ぎて除去出来ない部分が残ってしまう。従って、熱
処理温度と熱処理時間は、この発明にとって非常に重要
な因子となっている。
前記の工程を終了した時、前に０．６μあった段差は０
．３μｍまで減少する。このあとで蒸着法又は高速スパ
ッタ法でｈｌ又はＡｌ−Ｓｉ合金膜の形成を行い、レジ
スト工程、エツチング工程を経て配線（７）の形成を行
う。この方法によれば、 ｋｌ蒸着又はスパッタ時に、
見かけの後段が軽減されているために実質的に側面の膜
厚が厚くなるために信頼性の向上が期待出来る。
．３μｍまで減少する。このあとで蒸着法又は高速スパ
ッタ法でｈｌ又はＡｌ−Ｓｉ合金膜の形成を行い、レジ
スト工程、エツチング工程を経て配線（７）の形成を行
う。この方法によれば、 ｋｌ蒸着又はスパッタ時に、
見かけの後段が軽減されているために実質的に側面の膜
厚が厚くなるために信頼性の向上が期待出来る。
実施例 ２゜
拡散層が浅い場合には上記のように拡散層上にＰｄの厚
い層をおく事が、接合破壊の面から心配な場合がある。
い層をおく事が、接合破壊の面から心配な場合がある。
この場合上記の工程のうちＰｄ膜膜形後後多結晶シリコ
ンはモリブデンシリサイドを蒸着法又はスパッタ法で基
板温度の上らない方法で０．５μ埋積する。このうち上
記の加熱工程をとるとＰｄの一部は、上部の多結晶シリ
コン又はモリブデンシリサイドと反応するので接合破壊
の懸念はなくなる。
ンはモリブデンシリサイドを蒸着法又はスパッタ法で基
板温度の上らない方法で０．５μ埋積する。このうち上
記の加熱工程をとるとＰｄの一部は、上部の多結晶シリ
コン又はモリブデンシリサイドと反応するので接合破壊
の懸念はなくなる。
実施例 ３゜
２層配線で眉間接続を行う場合にやはり上記のように接
続孔の段差が問題になる場合がある。この場合について
第３図を用いて説明する。
続孔の段差が問題になる場合がある。この場合について
第３図を用いて説明する。
半導体基板（ＩＤ上に絶縁膜０４を例えば１．０μｍ形
成してＡｌ配線（１３１を形成し、層間絶縁膜０４）を
形成したのち接続孔叫を形成する（第３図ａ）。続いて
ｐｄ（１ｅを蒸着法０．５μｍｎで全面に付着する。次
に２００〜４００’Ｏで熱処理を行うとＡＡ’とＰｄが
反応＋１７） して密着性はよくなるが、絶縁膜上にあ
るＰｄは密着性が悪い（第３図ｂ）。続いて３００ ：
１のＨＦ中に浸すことによって絶縁膜上のＰｄは全て
除去される（第３図Ｃ）。中に残ったＰｄ −Ａ１反応
物ｕ力のために段差として浅くなって０１５μｍになる
。次に、通常の工程で２層目のｈｌ！配線ａ樽を行う（
第３図ｄ）。この発明を適用した事により１．０μｍの
段差は０．５μｍになり、信頼性の向上が期待できる。
成してＡｌ配線（１３１を形成し、層間絶縁膜０４）を
形成したのち接続孔叫を形成する（第３図ａ）。続いて
ｐｄ（１ｅを蒸着法０．５μｍｎで全面に付着する。次
に２００〜４００’Ｏで熱処理を行うとＡＡ’とＰｄが
反応＋１７） して密着性はよくなるが、絶縁膜上にあ
るＰｄは密着性が悪い（第３図ｂ）。続いて３００ ：
１のＨＦ中に浸すことによって絶縁膜上のＰｄは全て
除去される（第３図Ｃ）。中に残ったＰｄ −Ａ１反応
物ｕ力のために段差として浅くなって０１５μｍになる
。次に、通常の工程で２層目のｈｌ！配線ａ樽を行う（
第３図ｄ）。この発明を適用した事により１．０μｍの
段差は０．５μｍになり、信頼性の向上が期待できる。
上記の実施例で接続孔を持つ絶縁膜としては。
具体的にはンリコン酸化膜を示したが、シリコン窒化膜
、リンガラス等を用いても本発明はそのま＼適用するこ
とが出来る。また絶縁膜の形成手段ｔＣＶＤ法、スパッ
タ法などいずれも用いることが出来る事はいうまでもな
い。
、リンガラス等を用いても本発明はそのま＼適用するこ
とが出来る。また絶縁膜の形成手段ｔＣＶＤ法、スパッ
タ法などいずれも用いることが出来る事はいうまでもな
い。
上記実施例では、Ｐｄでの例を示したが、ｐｔでも同様
の効果を熱処理温度、時間を最適化することにより期待
出来る。
の効果を熱処理温度、時間を最適化することにより期待
出来る。
第１図は深い接続孔に金属配線した場合の断面図、第２
図（ａ）〜（ｄ）は本発明の詳細な説明する断面図、第
３図（ａ）〜（ｄ）は本発明の池の実施例を説明する断
面図である。 図に於いて、 １・・・半導体基板、 ２・・・拡酸層、３・・・
絶縁膜、 ４・・・接続孔、５・・ｐｄ、
６・・Ｐ屯Ｂ： 、 ７・・ＡＡ’配線、１１・・
半導体基板、 １２・・・絶縁膜、１３・・・第１層
Ａｌ配線、 １４・・・層間絶縁膜、１５・・・ｆ−間
接続孔、 １６・・・Ｐｄ、１１１１゜
図（ａ）〜（ｄ）は本発明の詳細な説明する断面図、第
３図（ａ）〜（ｄ）は本発明の池の実施例を説明する断
面図である。 図に於いて、 １・・・半導体基板、 ２・・・拡酸層、３・・・
絶縁膜、 ４・・・接続孔、５・・ｐｄ、
６・・Ｐ屯Ｂ： 、 ７・・ＡＡ’配線、１１・・
半導体基板、 １２・・・絶縁膜、１３・・・第１層
Ａｌ配線、 １４・・・層間絶縁膜、１５・・・ｆ−間
接続孔、 １６・・・Ｐｄ、１１１１゜
Claims (1)
- （１）開孔を持つ絶縁膜に、開孔を含んで絶縁膜表面全
面にｐｄ膜を堆積１−だのち、熱処理を行って、続いて
希弗酸又は７ツ酸を含む溶液中で処理して絶縁膜上のｐ
ｄのみ除去したのち金属配線を形成することを特徴とす
る半導体装置の製造方法１）（２）開孔の下に、拡散層
を持つシリコン基板が存在する前記特許請求第１項記載
の半導体装置の製造方法。 ｔ３） 開孔の下にアルミニウム又はアルミニウム合金
が存在する前記特許請求第１項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190629A JPS5893232A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190629A JPS5893232A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893232A true JPS5893232A (ja) | 1983-06-02 |
Family
ID=16261245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190629A Pending JPS5893232A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893232A (ja) |
-
1981
- 1981-11-30 JP JP56190629A patent/JPS5893232A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4801559A (en) | Process for forming planar wiring using polysilicon to fill gaps | |
| EP0098687A2 (en) | Method of manufacturing a semiconductor device including burying an insulating film | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
| US4349584A (en) | Process for tapering openings in ternary glass coatings | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| US3765970A (en) | Method of making beam leads for semiconductor devices | |
| US4430152A (en) | Process for fabricating a semiconductor device | |
| KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US4022930A (en) | Multilevel metallization for integrated circuits | |
| JPH03248534A (ja) | 半導体素子の製造方法 | |
| JPS5893232A (ja) | 半導体装置の製造方法 | |
| JP2001524754A (ja) | Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JPS61139026A (ja) | 半導体装置の製造方法 | |
| JPS6197825A (ja) | 半導体装置の製造方法 | |
| EP0228183A2 (en) | Method for manufacturing semiconductor device | |
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| JPS583250A (ja) | 半導体装置の製造方法 | |
| JPS6017933A (ja) | 半導体装置の製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JP3069866B2 (ja) | 半導体装置の製造方法 | |
| JPS5856261B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6037150A (ja) | 半導体装置の製造方法 |