JPS5893362A - 複数素子を有する半導体装置 - Google Patents
複数素子を有する半導体装置Info
- Publication number
- JPS5893362A JPS5893362A JP56194699A JP19469981A JPS5893362A JP S5893362 A JPS5893362 A JP S5893362A JP 56194699 A JP56194699 A JP 56194699A JP 19469981 A JP19469981 A JP 19469981A JP S5893362 A JPS5893362 A JP S5893362A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- insulating substrate
- fixed
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、絶縁基板上の各種電極から信号端子への接
続を改良した、複数素子を有する半導体装置に関する。
続を改良した、複数素子を有する半導体装置に関する。
近年電子機器の発達は著しく、機器の小形軽量化が急速
に進んでいる。これらのもとをなす本のは、半導体装置
の小形化及び信頼性の向上によるものである。このなか
でも、特にトランジスタの大電流容量化に伴う中容量の
電力用半導体素子としての応用が活発に行われており、
さらＫＳ複数個の素子を組合わせ単一パッケージ化し、
小形軽量化を図ったパワーモジュールの分野への適用も
多くなってきている。
に進んでいる。これらのもとをなす本のは、半導体装置
の小形化及び信頼性の向上によるものである。このなか
でも、特にトランジスタの大電流容量化に伴う中容量の
電力用半導体素子としての応用が活発に行われており、
さらＫＳ複数個の素子を組合わせ単一パッケージ化し、
小形軽量化を図ったパワーモジュールの分野への適用も
多くなってきている。
従来のこの種の半導体装置を、パワーモジュールの場合
を、第１図及び第２図に平面図及び正面図で示す。図は
２個のトランジスタを１パツケージ内に納めるものであ
る。（凰）は放熱板で、上面に絶縁基板（２）が固着さ
れている。この絶縁基板上にはそれぞれ一対宛のコレク
タ電極１３１９ （７） 、ベース電極（４）、（８）
及びエミッタ電極（６）、（３）が固着されである。コ
レクタ電極＋３１ 、（７１上には１対のトランジスタ
素子（６）が固着されている。コレクタ電極（３）。
を、第１図及び第２図に平面図及び正面図で示す。図は
２個のトランジスタを１パツケージ内に納めるものであ
る。（凰）は放熱板で、上面に絶縁基板（２）が固着さ
れている。この絶縁基板上にはそれぞれ一対宛のコレク
タ電極１３１９ （７） 、ベース電極（４）、（８）
及びエミッタ電極（６）、（３）が固着されである。コ
レクタ電極＋３１ 、（７１上には１対のトランジスタ
素子（６）が固着されている。コレクタ電極（３）。
（７）から外部電極（３ｍ）、 （７ａ）が引出され、
エミツタ電極＋５１ 、 ＋９）から外部電、極（５ａ
）、 （９ａ）が引出されている。（ＩＩ）は２木兄１
対の信号端子で、放熱板＋１１上に固着された絶縁取付
台（１２１に固定され、下部には接続部（１ユａ）がそ
れぞれ出されている。各トランジスタ素子（６）上面の
ペースボンディングパット及びエミッタポンディングパ
ッドと対応する各ペース電極＋４１ 、 ＋８１及びエ
ミッタ電−（５）、（９）をそれぞれアルミ線＋１：１
１でボンディング接続している。（１４）及び０６）は
ペース電俸（４）及びエミッタ電極（６）と一方の信号
端子（ＩＩ）を接続するリード線で、両端がそれぞれは
んだ付けされている。輪及び（ｌηはベース電極（８）
及びエミッタ電極（９）と他方の信号端子（Ｉｌｌを接
続するリード線で、両端がそれぞれはんだ付けされてい
る。
エミツタ電極＋５１ 、 ＋９）から外部電、極（５ａ
）、 （９ａ）が引出されている。（ＩＩ）は２木兄１
対の信号端子で、放熱板＋１１上に固着された絶縁取付
台（１２１に固定され、下部には接続部（１ユａ）がそ
れぞれ出されている。各トランジスタ素子（６）上面の
ペースボンディングパット及びエミッタポンディングパ
ッドと対応する各ペース電極＋４１ 、 ＋８１及びエ
ミッタ電−（５）、（９）をそれぞれアルミ線＋１：１
１でボンディング接続している。（１４）及び０６）は
ペース電俸（４）及びエミッタ電極（６）と一方の信号
端子（ＩＩ）を接続するリード線で、両端がそれぞれは
んだ付けされている。輪及び（ｌηはベース電極（８）
及びエミッタ電極（９）と他方の信号端子（Ｉｌｌを接
続するリード線で、両端がそれぞれはんだ付けされてい
る。
上記従来の装置の組立工程は、次のようＫされている。
まず、放熱板（り上にはんだ板片を介して絶縁基板（２
）を置く。つづいて、この絶縁基板上にそれぞれはんだ
板片を介し、コレクタ電極（３）と（７）。
）を置く。つづいて、この絶縁基板上にそれぞれはんだ
板片を介し、コレクタ電極（３）と（７）。
ミースミ極（４）と（８）、エミッタ電極（６）と（９
）を載せる。
）を載せる。
絶縁基板（２）の両面のはんだ接合箇所には、あらかじ
めメタライズが施されである。さらに、コレクタ電極（
ａｔ 、 ＋７１上にはんだ板片を介しそれぞれトラン
ジスタ素子（６）を配置する。このように各部品が載置
された放熱板（１）を組立設備の熱板（図示してない）
上に載せ加熱し、各部品をはんだ融着する。つぎに、ト
ランジスタ素子（６）上のポンディングパッドと対応す
る各電極とをそれぞれアルミ線α誘によりワイヤボンド
する。放熱板（１１上の所定の位置に絶縁取付台・αの
を固着する。各リード線０４）〜Ｏηの一端をそれぞれ
対応する信号端子（川の各接続部（ｌｌａ）にはんだご
てを使用してはんだ付けし、他端をそれぞれ対応するベ
ース電極（４）と（８）、エミッタ電極（６）と［９１
Ｋはんだとてを使用してはんだ付けする◇この後、各引
出されであるコレクタ外部電極（３ａ）、 （６ａ）、
エミッタ外部電極（７ａ）、 （９ａ）及び信号端子（
１９の各上端部を残し、外装容器に入れ、樹脂封止（い
づれも−示は略す）し製品が完成される。
めメタライズが施されである。さらに、コレクタ電極（
ａｔ 、 ＋７１上にはんだ板片を介しそれぞれトラン
ジスタ素子（６）を配置する。このように各部品が載置
された放熱板（１）を組立設備の熱板（図示してない）
上に載せ加熱し、各部品をはんだ融着する。つぎに、ト
ランジスタ素子（６）上のポンディングパッドと対応す
る各電極とをそれぞれアルミ線α誘によりワイヤボンド
する。放熱板（１１上の所定の位置に絶縁取付台・αの
を固着する。各リード線０４）〜Ｏηの一端をそれぞれ
対応する信号端子（川の各接続部（ｌｌａ）にはんだご
てを使用してはんだ付けし、他端をそれぞれ対応するベ
ース電極（４）と（８）、エミッタ電極（６）と［９１
Ｋはんだとてを使用してはんだ付けする◇この後、各引
出されであるコレクタ外部電極（３ａ）、 （６ａ）、
エミッタ外部電極（７ａ）、 （９ａ）及び信号端子（
１９の各上端部を残し、外装容器に入れ、樹脂封止（い
づれも−示は略す）し製品が完成される。
この従来の装置では、主電極である各外部電極（３ａ）
？ （５ａ）、 （）ａ）、 （９ａ） Ｆｉ電流容量
及び外部配線を考慮し、銅板（約１ ｍｍ厚さ）を使用
し、信号端子（ＩＩ）ｔｉｔペース電極（４） 、 （
ｓｌとエミッタ電極（６１’、 １１１＋にリード線０
４１−０ηで配線接続している。このため、各電極は一
部にリード線をはんだ付は取付けする部分を設ける必要
があった。さらに、エミッタ電極（５）ｅ’１ｓ１４’
ｊ：外部電極（５ａ）＠ （９ａ）が出されているため
熱容量が大きく、大きな容量のはんだごて全使用する必
要があり、加熱温度があまり上り過ぎると、エミッタ電
極（５）、（９）と絶縁基板（２）間のはんだ層が再溶
融するおそれがあり、作業が困難となっていた。また、
リード線（１４，（１１９は配線距離が長く（例えば１
００１ｆ１程度）とカリ、途中でループを作ったりする
と、位置によっては主電流（コレクタ電極、エミッタ電
極に流れる）の影響を受け、特性上の問題となる。さら
に、リード線（１４〜Ｏη配線後の工程で線に傷を付け
たりすると、断線表どを生じ信頼性上の問題となる。
？ （５ａ）、 （）ａ）、 （９ａ） Ｆｉ電流容量
及び外部配線を考慮し、銅板（約１ ｍｍ厚さ）を使用
し、信号端子（ＩＩ）ｔｉｔペース電極（４） 、 （
ｓｌとエミッタ電極（６１’、 １１１＋にリード線０
４１−０ηで配線接続している。このため、各電極は一
部にリード線をはんだ付は取付けする部分を設ける必要
があった。さらに、エミッタ電極（５）ｅ’１ｓ１４’
ｊ：外部電極（５ａ）＠ （９ａ）が出されているため
熱容量が大きく、大きな容量のはんだごて全使用する必
要があり、加熱温度があまり上り過ぎると、エミッタ電
極（５）、（９）と絶縁基板（２）間のはんだ層が再溶
融するおそれがあり、作業が困難となっていた。また、
リード線（１４，（１１９は配線距離が長く（例えば１
００１ｆ１程度）とカリ、途中でループを作ったりする
と、位置によっては主電流（コレクタ電極、エミッタ電
極に流れる）の影響を受け、特性上の問題となる。さら
に、リード線（１４〜Ｏη配線後の工程で線に傷を付け
たりすると、断線表どを生じ信頼性上の問題となる。
このように１従来の装置は各電極と各゛信号端子（ｏ１
間にリードｌ１０４１〜Ｑηを配線し、はんだ付は接続
しており、作業上、特性上及び信頼性上に種々の問題が
あった。さらに、はんだごてを用いるはんだ付は作業を
要しており、自動化の障害となるなどの欠点があった。
間にリードｌ１０４１〜Ｑηを配線し、はんだ付は接続
しており、作業上、特性上及び信頼性上に種々の問題が
あった。さらに、はんだごてを用いるはんだ付は作業を
要しており、自動化の障害となるなどの欠点があった。
“
この発明は、各信号端子と各電極との接続線を絶縁基板
上に施した各メタライズ配線により形成し、作業を容易
にし、特性及び信頼性を向上し、組立作業工程を簡略に
し、自動化を可能にした半導体装置を提供することを目
的としている。 ゛第３図及び第４図はこの発明の一実
施例による半導体装置を示すパワーモジュールの場合の
平面図及び正面図であり、＋１１〜１ｇ＋ １ ＋６１
１ ＋７１ 、 （１３、（３ａ）。
上に施した各メタライズ配線により形成し、作業を容易
にし、特性及び信頼性を向上し、組立作業工程を簡略に
し、自動化を可能にした半導体装置を提供することを目
的としている。 ゛第３図及び第４図はこの発明の一実
施例による半導体装置を示すパワーモジュールの場合の
平面図及び正面図であり、＋１１〜１ｇ＋ １ ＋６１
１ ＋７１ 、 （１３、（３ａ）。
（７ａ）は上記従来装置と同一のものである。放熱板０
＋上面に固着された絶縁基板（２）上に、コレクタ電極
ｆａｔ 、 （７１、ベース電極（財）、１２Ｓ及びエ
ミッタ電極・ＦＡ、＠が固着されである。エミッタ電極
（社）、＠から外部電極（２５ａ）、 （２９ａ）が引
出されている。＠ｌ）は２木兄１対の信号端子で、絶縁
取付台−に固定して出されており、この取付台は放熱板
１１１上に固着されている。（３１ａ）は各信号端子＠
１１下部からそれぞれ出された接続部で、先端部下面が
絶縁基板（１１上に接するようにされている。（財）〜
＠ηは絶縁基板ｆｉｌ上に施されたメタライズ配線で、
各信号端子ｅｌｆ）の接続部（３１ａ）と対応するベー
ス電極（財）、（ハ）及びエミッタ電極（２）、＠をそ
れぞれ接続している０上記−実施例の装置の組立工程は
、次のようにされる。まず、放熱板＋１１上にはんだ板
片を介し絶縁基板（２）を置く。つづいて、この絶縁基
板上にそれぞれはんだ板片を介しコレクタ電極（３）と
（７）、ベース電極−と（ハ）、エミッタ電極（至）と
凶を載せる０絶鰍基板（２）の両面のはんだ接合箇所に
は、あらかじめメタライズが施されである。放熱板（１
）上にはんだ板片を介し絶縁取付台−を置く。この絶縁
取付台＠りの下面ＶｃＦｉ、、あらかじめメタライズが
施されである。さらに、コレクタ電極＋３１ 、１７１
上にはんだ板片を介しそれぞれトランジスタ素子（６）
を配置する。このように各部品が載置された放熱板（１
）を熱板上に載せ加熱し、各部品を臀んた融着する。
＋上面に固着された絶縁基板（２）上に、コレクタ電極
ｆａｔ 、 （７１、ベース電極（財）、１２Ｓ及びエ
ミッタ電極・ＦＡ、＠が固着されである。エミッタ電極
（社）、＠から外部電極（２５ａ）、 （２９ａ）が引
出されている。＠ｌ）は２木兄１対の信号端子で、絶縁
取付台−に固定して出されており、この取付台は放熱板
１１１上に固着されている。（３１ａ）は各信号端子＠
１１下部からそれぞれ出された接続部で、先端部下面が
絶縁基板（１１上に接するようにされている。（財）〜
＠ηは絶縁基板ｆｉｌ上に施されたメタライズ配線で、
各信号端子ｅｌｆ）の接続部（３１ａ）と対応するベー
ス電極（財）、（ハ）及びエミッタ電極（２）、＠をそ
れぞれ接続している０上記−実施例の装置の組立工程は
、次のようにされる。まず、放熱板＋１１上にはんだ板
片を介し絶縁基板（２）を置く。つづいて、この絶縁基
板上にそれぞれはんだ板片を介しコレクタ電極（３）と
（７）、ベース電極−と（ハ）、エミッタ電極（至）と
凶を載せる０絶鰍基板（２）の両面のはんだ接合箇所に
は、あらかじめメタライズが施されである。放熱板（１
）上にはんだ板片を介し絶縁取付台−を置く。この絶縁
取付台＠りの下面ＶｃＦｉ、、あらかじめメタライズが
施されである。さらに、コレクタ電極＋３１ 、１７１
上にはんだ板片を介しそれぞれトランジスタ素子（６）
を配置する。このように各部品が載置された放熱板（１
）を熱板上に載せ加熱し、各部品を臀んた融着する。
同時に各信号端子ＣＩ訃の接続部（ＳＸａ）と各電極も
対応する各メタライズ配線−〜（ロ）の端部上にはんだ
接続される。つぎに１上記従来装置の場合と同様に、各
トランジスタ素子（釦と対応する各電極をそれぞれアル
ミ線Ｈによりワイヤポンドする。この組立体を外装容器
（図示は略す）に入れ、引出されである各外部電極及び
信号端子＠ｌｌの上端部を残し、樹脂封止し製品が完成
される。
対応する各メタライズ配線−〜（ロ）の端部上にはんだ
接続される。つぎに１上記従来装置の場合と同様に、各
トランジスタ素子（釦と対応する各電極をそれぞれアル
ミ線Ｈによりワイヤポンドする。この組立体を外装容器
（図示は略す）に入れ、引出されである各外部電極及び
信号端子＠ｌｌの上端部を残し、樹脂封止し製品が完成
される。
なお、上記実施例では半導体装置の素子としてトランジ
スタ素子（６）の場合を説明したが、他の種の素子の場
合にも適用できるものである。
スタ素子（６）の場合を説明したが、他の種の素子の場
合にも適用できるものである。
また、上記実施例では取付台＠力は放熱板ｉｌｌ上に固
着したが、絶縁基板（２）上に固着してもよい。この場
合、双方の接触面にあらかじめメタライズを施しておき
、はんだ板片を介し取付台＠を載せ他の電極と同時には
んだ融着する。
着したが、絶縁基板（２）上に固着してもよい。この場
合、双方の接触面にあらかじめメタライズを施しておき
、はんだ板片を介し取付台＠を載せ他の電極と同時には
んだ融着する。
以上のように、この発明の半導体装置によれば、各信号
端子と対応する各電極との接続を、絶縁基板上に施した
各メタライズ配線を接続線とし、各電極のはんだ融着と
叩時に融着接続することができるようにしたのそ、”従
来のようなはんだごて作業を要せず、作業が容易になり
、組立作業工程が簡略化され、信号配線の切断のおそれ
がなくなり、特性及び信頼性が向上され、さらに、自動
化を可能圧することができる。
端子と対応する各電極との接続を、絶縁基板上に施した
各メタライズ配線を接続線とし、各電極のはんだ融着と
叩時に融着接続することができるようにしたのそ、”従
来のようなはんだごて作業を要せず、作業が容易になり
、組立作業工程が簡略化され、信号配線の切断のおそれ
がなくなり、特性及び信頼性が向上され、さらに、自動
化を可能圧することができる。
紀１図及び第２図は従来の半導体装置を示すパワーモジ
ュールの平面図及び正面図、第３図及び第４図はこの発
明の一実施例による半導体装置を示すパワーモジュール
の平面図及び正面図である。 ｌ・・・放熱板、２・・・絶縁基板、３．７・・・コレ
クタ電極、６・・・半導体素子をなすトランジスタ素子
、２４．２８・・・ベース電極、２５．２９・・・エミ
ッタ電極、３１・・・信号端子、３１ａ・・・接続部、
３２・・・絶縁取付台、３４〜３フ・・・メタライズ配
線。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 −（外１名） 第１図 ７ 第２図 ｆ／１！Ｌ’／ １５／４７ １ Ｊ第３図 第４図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５６−１９４６９９号２
、発明の名称 複数素子を有する半導体装置３、補
正をする者 事件との関係 特許出願人 ５、補正の対象 明細書の「特許請求の範囲」の欄。 ６、補正の内容 明細書の特許請求の範囲を別紙のとおり補正する。 ７、添付書類の目録 訂正後の特許請求の範囲を示す書面 １通以上 特許請求の範囲 放熱板上に固着された絶縁基板と、この絶縁基板上にそ
れぞれ固着されており、それぞれ半導体素子を上面に固
着した複数の電極及び上記各半導体素子に対応しワイヤ
ボンディングされた複数宛の他の各種電極と、上記放熱
板上又は上記絶縁基板上に固着された絶縁取付台に固定
°されてあり、先端部が上方に出され、下部から出され
た接続部が上記絶縁基板の端部側上面に位置した複数の
信号端子と、上記絶縁基板上に施され、それぞれ一端が
上記信号端子の接続部下面にはんだ接合され、他端が対
応する上記電極の下面にはんだ接合され双方間を接続す
る複数条のメ！ライズ配線とを備えた複数素子を有する
半導体装置。
ュールの平面図及び正面図、第３図及び第４図はこの発
明の一実施例による半導体装置を示すパワーモジュール
の平面図及び正面図である。 ｌ・・・放熱板、２・・・絶縁基板、３．７・・・コレ
クタ電極、６・・・半導体素子をなすトランジスタ素子
、２４．２８・・・ベース電極、２５．２９・・・エミ
ッタ電極、３１・・・信号端子、３１ａ・・・接続部、
３２・・・絶縁取付台、３４〜３フ・・・メタライズ配
線。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 −（外１名） 第１図 ７ 第２図 ｆ／１！Ｌ’／ １５／４７ １ Ｊ第３図 第４図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５６−１９４６９９号２
、発明の名称 複数素子を有する半導体装置３、補
正をする者 事件との関係 特許出願人 ５、補正の対象 明細書の「特許請求の範囲」の欄。 ６、補正の内容 明細書の特許請求の範囲を別紙のとおり補正する。 ７、添付書類の目録 訂正後の特許請求の範囲を示す書面 １通以上 特許請求の範囲 放熱板上に固着された絶縁基板と、この絶縁基板上にそ
れぞれ固着されており、それぞれ半導体素子を上面に固
着した複数の電極及び上記各半導体素子に対応しワイヤ
ボンディングされた複数宛の他の各種電極と、上記放熱
板上又は上記絶縁基板上に固着された絶縁取付台に固定
°されてあり、先端部が上方に出され、下部から出され
た接続部が上記絶縁基板の端部側上面に位置した複数の
信号端子と、上記絶縁基板上に施され、それぞれ一端が
上記信号端子の接続部下面にはんだ接合され、他端が対
応する上記電極の下面にはんだ接合され双方間を接続す
る複数条のメ！ライズ配線とを備えた複数素子を有する
半導体装置。
Claims (1)
- 放熱板上に固着された絶縁基板と、この絶縁基板上にそ
れぞれ固着されており、それぞれ半導体素子を上面に固
着した複数の電極及び上記各半導体素子に対応しワイヤ
ボンディングされた複数宛の他、の各種電極と、上記放
熱板上又は上記絶縁基板上に固着された絶縁取付台に固
定されてあり、先端部が上方に出され、下部から出され
た接続部が上記絶縁基板の端部側上面に位置した複数の
信号端子と、上記絶縁基板上に施され、それぞれ一端が
上記信号端子の接続部下面にはんだ接合され、他端が対
応する上記電極の下面にはんだ接合され双方間を接続す
る複数条のメラライズ配線とを備えた複数素子を有する
半導体装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194699A JPS5893362A (ja) | 1981-11-30 | 1981-11-30 | 複数素子を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194699A JPS5893362A (ja) | 1981-11-30 | 1981-11-30 | 複数素子を有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893362A true JPS5893362A (ja) | 1983-06-03 |
Family
ID=16328794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194699A Pending JPS5893362A (ja) | 1981-11-30 | 1981-11-30 | 複数素子を有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893362A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225447A (ja) * | 1985-07-25 | 1987-02-03 | Fuji Electric Co Ltd | 半導体装置 |
| JPS62103265U (ja) * | 1985-12-19 | 1987-07-01 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128283A (en) * | 1977-04-15 | 1978-11-09 | Hitachi Ltd | Semiconductor device |
-
1981
- 1981-11-30 JP JP56194699A patent/JPS5893362A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128283A (en) * | 1977-04-15 | 1978-11-09 | Hitachi Ltd | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225447A (ja) * | 1985-07-25 | 1987-02-03 | Fuji Electric Co Ltd | 半導体装置 |
| JPS62103265U (ja) * | 1985-12-19 | 1987-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4459883B2 (ja) | 半導体装置 | |
| JPH05283462A (ja) | ヒートシンクとプラスチック本体を有する半導体デバイスの構造 | |
| JPH08213519A (ja) | 電子素子パッケージ | |
| JPH02192876A (ja) | ヒーター装置および部材の接合方法 | |
| KR970703617A (ko) | 전도선을 가진 리드프레임 리드를 포함한 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces) | |
| JP2004319740A (ja) | パワー半導体装置およびその製造方法 | |
| JPS5893362A (ja) | 複数素子を有する半導体装置 | |
| CN210467818U (zh) | Igbt模块封装结构 | |
| KR970069482A (ko) | 반도체 장치 및 그의 제조방법과 그의 실장방법 | |
| GB2276762A (en) | Mounting arrangement for semiconductor devices | |
| JP2629460B2 (ja) | 混成集積回路装置 | |
| TW445601B (en) | Die-embedded ball grid array packaging structure with leadframe | |
| JPS5927537A (ja) | 半導体装置 | |
| JPH0358537B2 (ja) | ||
| JPS6344298B2 (ja) | ||
| JPH0648874Y2 (ja) | 半導体装置 | |
| JPS624331A (ja) | ワイヤボンデイング方法 | |
| JPH0318344B2 (ja) | ||
| JP2004172239A (ja) | 樹脂封止型半導体装置及びその製法 | |
| JPH0741167Y2 (ja) | 絶縁物封止型回路装置 | |
| JP2564487B2 (ja) | 回路基板及びその混成集積回路 | |
| JPH0442942Y2 (ja) | ||
| JP2840232B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02150051A (ja) | 半導体モジュール | |
| JPS615535A (ja) | 半導体装置 |