JPS5893386A - 半導体光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特に半導体充電変換装置に
関する。

従来半導体光電変換装置としては、光伝導性光検出器、
フォトダイオード、フォトトランジスタ等が知られてい
る。フォトトランジスタは従来のバイポーラトランジス
タと同様の構造を有し、光によりて生じたキャリアをト
ランジスタのベース領域に蓄積してエミッタ電流を制御
している。

従来のバイポーラ型フォトトランジスタは、感度が悪く
、感度をまずために受光面を大きくすると、ますます周
波数特性が悪（なるという重大な欠点を有している。そ
のために例えば、光通信用の検出器としては、もっばら
フォトトランジスタではなくてｐｉ−ｎフォトダイオ−
ド、あるいは雑音の大きいアバランシェダイオードが使
用されている。各種物理測定用の検出器として、感度が
高いものとしては、光電子増倍管が使用されているが、
通常ｔｏｏｏ　ｖ以上の高電圧を必要とし、又寿命が短
いという大きな欠点を有している。

バイポーラ型フォトトランジスタの場合には主電流に寄
与するキャリアが電子と正孔の２種類あるため、少数キ
ャリアの蓄積効果が生じ、応答速度が速くならず数１０
ＭＨｚ程度までである。

本発明の目的は従来のフォトトランジスタよりも、高速
、高感度な、電界効果トランジスタ及び静電誘導型トラ
ンジスタ、静電誘導サイリスタによる半導体光電変換装
置を提供することにある。

本発明者が提案した不飽和型電流電圧特性を示す静電誘
導トランジスタ（特許第９６８８８６号）は種々の発展
をとげている。更に本発明と類似の半導体光電変換装置
は本発明者により特開昭５５−１８９２４号により提案
されている。

本発明の半導体光電変換装置は、これまで提案されたも
のより、更に高感度、高速な半導体光電変換装置である
。

以下、図面を参照して本発明を説明する。

第１図は特開昭５５−１８９２４号において提案した半
導体光電変換装置の一つであり、接合ゲート型の静電誘
導トランジスタを用いてドレインよりチャンネルへ光を
照射している例である。

１はｎ＋基板、２．４はチャンネルの高抵抗なｎ一層、
８はゲートのｐ＋領領域５はドレインのｎ層層、１５は
ドレイン電極、１１はソース電極である。

既に本発明者によって明らかにされているように、この
チャンネルの不純物密度、８のｐ＋ゲートの形状、間隔
を変化させることにより静電誘導トラユ、・ジスタ貴以
下ＳＩＴと称す）の特性は変化しうる。本発明はＳＩＴ
と電界効果トランジスタ（以下ＦＥＴと称す）どもらに
でも適用されうる。

従来の実施例はゲート領域がチャンネル中Ｇこ埋込まれ
ているために、正孔がゲートに到達するまでに時間がか
かるという欠点がある。埋込型のゲートの場合には、ゲ
ート・ソース間の静電容量、ゲート・ドレイン間の静電
容量力５大きく、周波数特性が悪くなるという欠点があ
る。

これに対し、本発明の半導体光電変換装置はこのような
従来の装置の欠点は全くない。

第２図（イ）は本発明の半導体光電変換装置一実施例の
断面図である。

ｎ”ｓｉ基、１１２０上にｎ−型エピタキシャル層２１
を８０μｍ程成長させる。その上に熱酸化法により５ｉ
Ｏ＝を形成し、さらにゲートとなるべき領域２２をフォ
トレジストマスクを使って、開孔し、そこにボロンの選
択拡散によって、ｐ＋のゲート領域を部分的に形成する
０次に隣り合うゲート領域の中央にｎ層層のソース領域
２８を、ゲートと同じく選択拡散法によって形成する。

次にＡ／を真空蒸着して両面につけ、表面のゲート、ソ
ース領域上以外はマスクを用いて、選択エツチングによ
り除去してゲート電極２４、ソース電極２５を形成する
。ｎ＋基板の裏面全面はドレイン電極２６となる。２６
　はｈνというエネルギをも−）入射光を示している。

第２図（ロ）は、（イ）の半導体光電変換装置の上面図
である。ゲート電極は線吠になってお、す、片方の端を
共通にして、ワイヤリングのための領域８０としている
。ソースも同様にして金属配線をして、ワイヤリングの
ための領域８１を設けている。ゲート、ソースの形成は
ＳＩＴで周知なように、ゲートを網目状に形成するＣと
もできる。第２図（イ）に示したトランジスタがＳＩＴ
として動作するには、チャンネルのｎ層の不純物密度を
例えば１０　ｕｓ　ｃｒＩＬ−”以下、ｐ＋ゲート領域
の不純物密度をお枦よそ１０’ツー　１０　ｆｆ１ｌ　
ＣＩＦＬ−”　、ｎ層のソース、ドレイン領域の不純物
密度をおおよそ１０１電〜１０雪ＩｃｒｒＬ−易とする
。

チャンネル層は印加電圧、光感度等を決定する領域であ
る。入射光が吸収される領域の大部分が空乏層化し、入
射光によって生成した正孔の大部分がゲート領域に到達
できるのが望ましく、体発明の場合、従来の埋込型のＳ
ＩＴを使効果は高くなる。

ＳＩＴの場合に、０ゲートバイアス状態であまり電流が
流れないようにするには、ｐ＋型ゲートメツシュ領域の
間隔は、ｐｎ接合の拡散電位管とよる空乏層が互に重な
り合いチャンネル中に十分電位障壁を形成するように選
ぶ。たとえばチャンネルを形成するｎ−型層の不純物密
度がＩ　Ｘ　１０”ｆｆ１−”の場合ゲート領域の不純
物密度１Ｏ１ｃｒＩＬ１以上、メツシュ間隔は約５μｍ
以下に選ぶ。、ｎ＋型基板にはあまり制限はないが、た
とえば不純物密度１０１’〜１０茸・ｃｎ−”　のもの
を用いる。出力電圧のダイナミック・レンジを広くとる
ためには、ｎ−型層１１の不純物密度を下げ印加電圧を
高（することもよい。検出すべき光の波長が長くなり吸
収係数が低くなる場合、ｎ−型層１１の厚さはより厚く
できる。

隔を広くとりチャンネルが全領域空乏化しないようにす
ると良い。

第８図（イ）〜（へ）は本発明の半導体光電変換装置の
動作を示す一実施例であり、ゲート書ソース間にバイア
ス電源がないフローティングゲートとした場合である。

ＯＩは本発明の半導体装置、ｖＤｓはドレイン゛ソース
電圧源、ＲＬは負荷抵抗である。Ｑｌ　にはｈνという
エネルギーをもつ光が照射されている。Ｉ−Ｖ特性は第
８図（ロ）のように光量が０のときに電流が流れず、光
量がｆ−１ｆ　Ｉ　％　Ｌ　％Ｆ、と増すとドレイン電
流が流れ、負荷抵抗にＶｏｕｔという光に対応した出力
電圧が生じる。

この動作は入射光に励起され、電子、正孔対が１ 生じ、正孔はゲートめｐ＋領領域集まり正に帯電し、ゲ
ート・ソース間に順方向電圧が生じ、ソース・ドレイン
間電流が流れることによっている。

Ｒ６を介したときの本発明の半導体光電変換装置の一実
施例である。ｖＧｓはゲート・ソース間の電圧源、ＲＧ
はゲート抵抗で０から任意の抵抗値を選定するために設
けられている。

第３図（ハ）のゲート・ソース電圧が順方向の場合であ
ってノーマリオフ型の５ＩＴＧ、でも秦い。

動作原理はゲート近傍のチャンネルに照射された光ｈν
によって励起された電子・正孔対がゲート・ソース間に
流れることによって、チャンネル中の最も電子に対して
電位障壁の高い真性ゲート点の電位が低下して、ソース
領域からドレインへ電子が急激に流れる。第８図′（ニ
）に示すように光量が０からｙ、−ｙ、ｌ＼増大するこ
とによってドレイン電流は増して、光に対しての増幅が
行なわれる。このときにゲート抵抗ＲＧを変化させるこ
とによって感度の調節をすることができる。

スにした本発明の半導体光電変換装置である。

この目的にはノーマリオン型の５ＩＴＱ、でも良い。ゲ
ートバイアスを深くしておいてドレイン電流が流れない
ようにしておいて、ｈνというエネルギーをもつ光が照
射されることによってチャンネルに励起された電子・正
孔対のうち、正孔は直ちにゲート電極へ引き寄せられて
ゲート電流が流れ、そのゲート電流によってゲート抵抗
ＲＧに生ずる電圧降下はゲート・ソース間の電圧を正方
向に振り込むことによって急激にドレイン電流は増大し
て光に対して増幅をする。

第８図（へ）のＩ−Ｖ特性は光量が０よりｆ１〜ｆ６ま
で増大するときの様子を示している。ドレイン電圧をＶ
ＤＩ　、　ＶＤ雪、Ｖ　Ｄ　ｓと変化させることによっ
て、光感度特性を変化させることも可能である。

静電誘導トランジスタでは、ゲートからチャンネルへ空
乏層ができ、その空乏層の生じさせ方によって、ノーマ
リオフ、ノーマリオン型のＩ−Ｖ特性を得ることができ
る。それはゲートの間隔、ゲートの厚さ、チャンネルの
不純物密度を制御することによって自由に所望のＩ−Ｖ
特性を実現できる。第８図（イ）〜（へ）の動作特性は
本発明の半導体光電変換装置の使用目的に応じて選定で
きる。

第８図（イ）〜（へ）の動作はＱ、−Ｑ、がｎチャンネ
ルのＳＩＴとして説明してきたが、ｐチャンネルのＳＩ
Ｔでも同様の半導体光電変換装置が実現できるのは勿論
である。ＳＩＴの場合ゲート電圧によってドレイン電流
は指数関数的に増えるので、非常に大きな光増幅度を得
ることができる。そのために本発明の半導体光電変換装
置は従来のバイポーラ型のフォトトランジスタでは得ら
れない、１０００倍以上の増幅度は容易に得られる。又
ＳＩＴのｐ＋ゲート領域の抵抗は小さいので、奥部に接
続したゲート抵抗ＲＧによって、動作特性を大幅に可炭
できる。またゲート領域の容量を減少させることにより
、応答速度を早くすることができ、ＲＧＯ値により感度
が調整できる。またＳＩＴでは比較的高抵抗領域をチャ
ンネル領域として有しているため暗電流雑音を小さくで
きるという利点がある。

第８図に示すドレイン電圧源ＶＤＳを変化させることに
よって負荷曲線を変化させることができる。トレイン電
圧源を変化させれば、弗素に２強い光から微弱光まで限
られたドレイン電流範囲で測定することができる。ドレ
イン電圧を増加することによって感度を上げることがで
きるのは飽和型特性を示すフォトトランジスタにはみら
れない特徴である。寸法をそれ程小さくしなくてもＳＩ
ＴのｆＴは容易にＩＧＨｚまでのものが得られることと
、周波数特性は面積には依存しないので、非常に高感度
、高速な半導体光電変換装置が得られ、通常のバイポー
ラトランジスタのフォトトランジスタではできない非常
に優れた特徴を有している。

本発明は従来の晶相型の電流電圧特性を有するＦＥＴに
も当然適用できる。

第４図は第２図の実施例と同じ平面ゲート型ＳＩＴの構
造を有するＳＩＴにおいて得られた入力光電力と光感度
及び光増幅度の関係であり、ゲート抵抗ＲＧは２０にΩ
、２００にΩ、２ＭΩとパラメータを振っである。ゲー
ト抵抗ＲＧが２ＭΩのときには１０４（μＡ／μＷ）以
上の光感度がある。

従来のバイポーラトランジスタによるフォトトランジス
タでは数ｎＷの光入力で通常の報告データでも１０富程
度であり、また光入力光強度が小さくなるに従って急激
に減少するという特徴があるが、ＳＩＴの場合には第５
図に示した測定結果に示される如く、入力光電力が数ｎ
Ｗ程度でも出力感度が入力光電力に対してかなり平坦な
特性が得られており、優位性は明らかである。この場合
にＳＩＴのソースとドレインは逆にしても同じように光
増幅特性を得ることができる。

第５図は本発明の別の実施例である。

、これは従来のＳＩＴフォトトランジスタがドレイン側
より光を照射しているが、ソース側より光を照射する構
造であって、光が容易にゲート領域へ到達するという利
点を有している。

１はＳｉのｎ＋基板、４は高抵抗なｎ一層で１の基板上
にエピタキシャル成長させて形成する。

３はＳ　ｉｏ、により選択拡散により形成したｐ＋のゲ
ート領域で・、線状や網目状に形成する。２はゲート部
を埋込むためのｎ−高抵抗層で、エピタキシャル成長に
より形成する。１６はソースへｎ＋拡散して形成する。

１６上へＳｉｎ、でマスクをしてゲートとなるべき領域
まで、たとえば化学エツチングをしてゲートのｐ＋領領
域一部を露出させる。このウェハの両面にＡ／を真空蒸
着をする０表面のＡ／は、選択エツチングをしてソース
電極１１、ゲート電極１７を形成する。基板裏面に蒸着
されたＡ／はドレイン電極１５となる。

素子の保護膜として光の入射特性を損わないように薄い
ＣＶＤ５ｉＯ，’ｌｌｌを最後に全面に堆層させてもよ
い。ソース電極としては透明電極を用いても良い。

第６図はソースを表面にした本発明の実施例の埋込み型
ゲートをもっＳＩＴの半導体光電変換装置の光出力特性
を示す。

ｌｎＷの入力光電力に対してア゛−ト抵抗ＲＧ＝２０に
Ωのとき１０鵞（μＡ／μＷ）以上の感度が得られてお
り、Ｒ６の増大につれてさらに感度が大きくなる傾向も
得ら・れているのは第５図の平面ゲートＳＩＴの場合と
同様である。

第７図は本発明の別の実施例である。

この例は、応答速度を良（するために、切り込みゲート
構造を有している。Ｓｉのｎ＋基板２０上にｎ−の高抵
抗層２１をエピタキシャル成長により形成し、Ｓｉｎ、
の選択エツチング後、ゲートとなるべき領域をプラズマ
エツチングないしは化学エツチングによりｎ−高抵抗層
２１に凹部を形成する。次にボロンの選択拡散により高
不純物密度なｐ＋領域２２を形成後、リン又は砒素を、
ｎ−高抵抗層の上１面の所定の位置に選択拡散をしてソ
ース領域となる高不純物密度のｎ＋領域２８を形成する
。Ａ／を両面に真空蒸着した後に、表面部分は選択エツ
チングによって、ゲート電極２４、ソース電極部２５の
みＡ／を残す。裏面はドレイン電極２６となる。

この構造の半導体光電変換装置は今まで説明してきた本
発明の実施例のものよりも、チャンネル優こよく光が照
射し、受光面積が増すことと、ゲート、ソース間の静電
容量が減少し、周波数特性が良く′なる利点を有してい
る。

第８図は本発明の別の実施例である。

記号はＲ７図と対応している。ｐ＋アゲート域はｎ−の
高抵抗層２１をｎ＋基板２０に達するまで切込んだ側壁
に形成している。ｐ＋ゲート・領域は例えば、第７図で
説明し・たｐ＋アゲート域を形成した後に、プラズマエ
ツチングあるいは化学エツチングでｎ＋基板２０に達す
るまで選択エツチングをすることにより形成する０次に
たとえばＳｉｎ、、Ｓｉ、Ｎ、等の結締物８８をｐ＋ア
ゲート域のビレ。騰ン側まで堆積する１両面にＡ／を真
空蒸着して、ソース電極２４、ゲート電極２５、ドレイ
ン電極２６を形成する。

この構造の半導体光電変換装置は第７図の実施例に示す
ものよりも更に、ゲート・ドレイン間の静電容量が減少
し、周波数特性が良くなる利点を有している。

第９図及び８１０図は本発明の別の実施例である。

この例は、窓部４２を有するキャップ４１　　とステム
４０よりなる外囲器に、本発明の半導体光電変換装置４
４を組み込んだものである。

４５はゲートのピン、４６はソースのピンで、ステム４
０がドレインとなる。４５，４６はそれぞれステム４０
　とは結締されていて、半導体光電変換装置のゲート電
極とソース電極は金線あるいはＡ／線線通４ゲートのビ
ン４５、ソースのビン４６と接続されている。窓部はガ
ラス、石英ガラス、透明な樹脂、サファイア等を用い、
入射光によって選択されるものである。窓部は第１０図
のように、レンズ構造としても良い。

４７はレンズ状の窓材で、図示するよう入射する光を本
発明の半導体光電変換装置の動作層に集光させる働きを
している。

外囲器は、上述のような金属製のものでな（でも、窓部
を有していれば、樹脂封じ等、通常のフォトダイオード
、フォトトランジスタ等に使われているものでも良い。

第１１図（イ）〜（ホ）は更に本発明の別の実施例で、
静電誘導型サイリスタを半導体光電変換装置のための素
子とした一例である。

第１１図（イ）は第５図の静電誘導トランジスタのドレ
イン領域１のかわりにチャンネル５１と反対導電型のｐ
＋アノード領域にしたものである。第１１図（ロ）〜仲
）も同様でそれぞれ第２図（イ）、第５図、第７図、第
８図の静電誘導トランジスタのｎ＋ドレインをｐ＋アノ
ードにして静電誘導サイリスタとしている。

第１１図（イ）は、ＳｉのＩ　Ｘ　１０”−Ｉ　Ｘ　Ｉ
ＱＩ＠儂−壽のｐ＋基板５０上にｎ−あるいは真性半導
体のチャンネル領域５１を設け、５ｉＯ−膜を通しての
選択拡散法によりチャンネルを塞がない形で、網目状の
ｐ＋アゲート域を形成し、その上にチャンネルのｎ一層
５４をＳ　ｉ　Ｃ１−とＨ，ガスによる気相成長法で形
成し、カソード領域５５をリンによる拡散で形成し、Ａ
／によりカソード電極５７、ゲート電極５６、アノード
電極５８を形成する。製造法としては、ｎ−基板（５０
０ΩｃＷＬ）にアノードは全面拡散、ゲートは選択散拡
としてボロンによって基板の両側を同時に拡散すること
によっても形成できる。

第１１図（ロ）はゲート領域を表面に設けた実施例、（
ハ）はカソード領域より堀下げたところにゲート領域を
形成した実施例、に）はゲート・アノード間の浮遊容量
をへらすためチャンネルの不要部分をアノード領域まで
切り込み、Ｓｉｎ、等の絶縁物５９を堆積させてゲート
電極５６を形成する。

第１１図の静電誘導サイリスタにはカソード側よりｈν
というエネルギをもった光を照射して半導体光電変換を
させる。

第１２図（イ）、（ロ）は第１１図の半導体装置の使用
法を示す実施例である。第１２図（イ）はゲートをフロ
ーティングにしたもので％　Ｑｌｓは静電誘導サイリス
タ、■峠は７ノード・カソード電圧、ＲＬは負荷抵抗で
ある。ｈνというエネルギーをもった光がＱｌ。に照射
し、７ノ一ドカソード間に電流が流れ出力Ｖ　ｏ　ｕ　
ｔが生じる。これで光電変換が行なわれる。

第１２図（ロ）はゲート・カソード間に逆方向バイアス
電圧源とゲート抵抗ＲＧが接続された静電誘導サイリス
タＱｌｌ　を示している。ここでの静電誘導サイリスタ
はノーマリオンでゲート・カソード電圧を負にして順方
向阻止電圧を高くしてお（。ｈνというエネルギーをも
った光がチャンネルへ照射されたときに、ゲート・カソ
ード間に電流が流れ、ＲＧに電圧降下が生じ、ゲート・
カソード間電圧が小さくなることにより、Ｑｌのアノー
ド・カソード間電流が流れて出力電圧Ｖ。ｕｔが生じ、
光電変換が行なわれる。

”ｉｌｌ　ｔ　ａ図（イ）、（ロ）は′１′□静電誘導
サイリスクへ光を照射したときのアノード電流Ｉ、と、
アノード・カソード間電圧ＹＡＫの関係を示すＩ−Ｖ特
性である。

第１８図（イ）はノーマリオン型の静電誘導サイリスタ
でゲート・カソード電圧を逆バイアスにしてＶ　ＡＫＩ
までアノード電圧を阻止しておき、光量を０から１Ｉ−
ｆ＠まで増したときのＩ−Ｖ特性である。

第１８図（ロ）はノーマリオフ型の静電誘導サイリスタ
へ光を照射したときのＩ−Ｖ特性である。

ｖＧＫ：ＯｖでＶ　ＡＫｔまで順方向阻止されている状
態のときに、光量をｆ、　−ｐｍまで増加させたときの
Ｉ−Ｖ特性を示している。

以上の静電誘導サイリスクの半導体光電変換装置は、チ
ャンネルの不純物密度をｌＸｌ０Ｉ＠（１ｍ　”　’以
下、ゲートとアノードのｐｍ層の不純物密度はおおよそ
Ｉ　Ｘ　１０”Ｃｍ−”以上とすれば良い。

順方向の阻止電圧はチャンネル層の不純物密度と厚さで
決まる。Ｓｉの高抵抗基板（５００Ωａ）で厚さが８０
０μｍのものではおおよそ６００ｖ位の阻止電圧を得る
ことができる。

本発明の別の実施例を第１４図に示す。第１４図（イ）
は本発明の半導体装置を光蓄積セルとする場合の原理図
で、静電誘導トランジスタのゲートにコンデンサを接続
したものである。ここで半導体装置は第２図〜Ｎ１８図
に説明してきた半導体装置が使える。光が照絹されてチ
ャンネル中に生成したキャリアがゲート近傍に集まり、
静電容量を充電することによって光信号の蓄積がされる
。第１４図（ロ）は実施例である。

たとえばＳｉのｎ＋基板６０上に高抵抗なｎ−（真性半
導体でもよい）層６１を気相成長法により形成し、Ｓ　
ｉｏ、膜により選択拡散を行なって、高不純物密度のｐ
＋領領域ゲート６２、及び高不純物密度のソースとなる
べき領域６８を形成する。６５はゲート上のコンデンサ
を形成する物質でＳ、　ｉ　０　、％Ｓｉ、Ｎ、等の誘
電体であり、６６はＡ／等の金属電極である。６７．６
８はそれぞれソース、及びドレインの金属電極である。

６７．６８１は第１４図（イ）のようにドレイン、ソー
ズとしても良い。６４は表面保護膜のＳ　ｉＯ−膜であ
る。笛１４図（ハ）はコンデンサを接続したゲート６２
とコンデンサを接続しないゲートｃ以下フローティング
ゲートと呼ぶ）７０を有する実施例である。６２，７０
は同一の拡散工程で形成することができる。フロー・テ
ィングゲートは、金属配線をして適当なバイアスを加え
てもよいし、ソースと同電位にしてもよい。以上はソー
ス、又はドレインをｎ＋基板とした場合であるが、次に
Ｐ基板を用いての実施例を第１４図に）、（ホ）に示す
。第１４図（ニ）において、７１はボロンドープのＩ　
Ｘ　１０”ｃＩｎ−ｉ程度（７）ｐ基板ニ、Ａ８拡散で
ドレイン領域７２を形成する。その上に高抵抗なｎ（真
性半導体層でもよい）層６１を気相成長法により形成す
る。埋込みドレイン領域７２を表面に配線するために、
ｎ＋層７３を選択拡散法によって形成する。以下第１４
図（ロ）と同一工程によってゲート、ソースは形成でき
る。

ドレイン電極６８、ゲート電極６６、ソース電極６７、
基板電極７４はＡ／によ、て形成する。

第１４図（ホ）は第１４図（ニ）の実施例の１つのセル
を分離するための一実施例で、拡散分離を行なったもの
である。７５の２層ないしｐ＋層は分例と同□じである
。分離はｐ−ｎ接合分離だけでなく、酸化物分離でも良
い。

以上第１４図（イ）〜（ホ）に示す実施例はｈνという
エネルギーをもつ光の信号をゲート領域のコンデンサに
蓄積することができる。ソースとドレインは実施例に述
べたものと逆にしても良いことは勿論である。

第１５図（イ）〜（ニ）は本発明の別の実施例で、第１
５図（イ）はソースに光信号を蓄積するコンデンサ、第
１５図（ロ）はドレインに光信号を蓄積するコンデンサ
を接続した一例である。

実施例の符号は第１４図と対応している。１！１５図（
ハ）はｎ＋のソース領域６．８にコンデンサを接続した
もので、７５はシリコン多結晶、　７６は酸化膜、６７
はＡ／の電極である。７５．７６．６．１３よ　、、っ
　、ア、、、ｉ□′・・かつ成あゎアい　６．　ケート
のＰ＋層６２には金属電極６６を形成している。

第１５図に）はｐ基板上に第１５図（ロ）に示すドレイ
ンに接続されるコンデンサを設けた一実施例である。７
５はシリコン多結晶、７６は酸化膜、６８はドレイン電
極であり、７５．７６．６８によりコンデンサが形成・
されている。

第１５図（ハ）、（ニ）において、ソースとドレインは
逆になっても良い。コンデンサを形成する物質はシリコ
ンの酸化膜に限らす５ｉｓＮ＊膜、Ａｌ＊０−膜等でも
良い。

本発明の別の実施例を第１６図（イ）〜（ニ）に示す。

第１６図（イ）は静電誘導トランジスタのゲートにコン
デンサと抵抗を並列に接続したもの、第１６図（ロ）は
同じくゲートにコンデンサと抵抗を直列に接続したもの
で、それぞれ光信号をコンデンサと抵−抗の時定数で決
まる時間だけ蓄積しようとする例である。

第１６図０１）はゲートにコンデンサと抵抗を並列に接
続した一実施例である。

７７は例えばボロンをドープしたシリコン多結晶による
抵抗、７８はＳｉＯ，等の誘電体薄膜で、６６は金属電
極である。７７．７８．６６によりコンデンサと抵抗が
ゲート領域６２に接続される。

第１６図（ニ）は第１６図（ロ）に対応する本発明の別
の実施例で、８０はボロンドープされたシリコン多結晶
で抵抗として働き、８１はＳｉｎ、等の誘電体薄膜、６
６は金属電極である。８０．８１．６６によりゲート領
域６２に直列に接続される抵抗とコンデンサが形成され
る。

抵抗とコンデンサは上記のものに限らず、リンドープの
多結晶、ｐ−ｎ接合、Ｓｉ、Ｎ、膜、Ａ／、０．膜等に
よっても形成できる。

第１７図（イ）、（ロ）は本発明の別の実施例で、ゲー
トをフローティングした一例である。

第１７図（イ）は第１４図（ロ）の実施例において、ゲ
ートに金属配線等をしていないものである。

第スフ図（ロ）は第１４図に）の実施例においてゲート
に金属配線等をしていないものである。

第１４〜１７図の半導体光電変換装置はＳＩＴだけでな
く、静電誘導サイリスタも用いることができる。

第１８図（イ）、（ロ）は本発明の別の実施例である。

第１８図（イ）は第１４図の実施例の本発明の光電変換
装置の接続方法を示す実施例である。

Ｑ、。はゲートにコンデンサが接続された本発明の半導
体光電変換装置である。二次元に配列された半導体光電
変換装置のゲートをｂｌ、ｂ、　、・・・・・・、ソー
スをａ＋％ａ、・・・・・・、ドレインを（１＋、ｏ＊
　　・・・・・・と接続している。例えば第１４図（ロ
）の静電誘導トランジスタの場合にはｎ＋基板をドレイ
ンあるいはソースとしているから、ドレインあるいはソ
ースは共通線としてよい。基板側がドレインとすればソ
ースとゲートの配線を基板の表面側で行なえば良い。第
１８図（ロ）は第１８図（イ）においてのソースとドレ
インを逆にしたものの実施例である。この実施例におい
ては、ｈνというエネルギーを有する光が照射されると
、二次元に配置されたセルによって光電変換が行なわれ
ることになる。この半導体光電変換装置はセルが１個の
静電誘導トランジスタで構成されていることと、光増幅
率が大きいので、ダイオードとＣＣＤ、あるいはダイオ
ードとＭＯＳトランジスタによる光センサに比較して感
度が良く、構造が簡単であるという非常に優れた特徴を
有する。ゲートに光信号を蓄積する時間は、おおよそ１
秒位は十分に保持できる。

１１ｉ　１９　図（イ）はソースにコンデンサ、（ロ）
はドレインにコンデンサを接続した本発明の半導体光電
変換装置の別の実施例である＠　Ｑｌ＋は第１５図に示
した実施例の半導体装置である。

第１８図、第１９図共に、半導体装置は第２図乃至第１
７図に示した素子を使用することができる。

二次元の配線には、絶線物を介した二層配線、片方の電
極はポリシリコン、他方はＡ／　４Ｃよる金属配線など
、従来のランダムアクセスメモリセルなどで知られてい
る、技術によって行なうことができる。

第１８図、第１９図にはゲート、ソース、あるいはドレ
インにコンデンサを接続した本発明の半導体光電変換装
置を示したが、第１６図に示した半導体光電変換装置、
あるいは第１４図乃至第１６図に示したものを組み合せ
てひとつのセルとしても良い。

第２０図は本発明の別の実施例で、ゲートをｐ＋層では
なくショットキーバリアとした一例である。

９０はＳＬのｎ＋基板、９１は高抵抗なｎ一層（真性半
導体でもよい）、９８はソースとなるべき高不純物密度
のｎ＋層、９４は表面保護膜、９５はρｖ、Ｍｏのよう
なＳｉに対してショットキーバリアを形成する金属、９
６．９７はソース、ドレインの金属電極である。ショッ
トキーバリアゲートは平面ゲートの構造だけでなく、第
２図乃至第１９図で説明した実施例のｐ＋ゲートのかわ
りに使うことができる。

以上に述べた実施例のうち、ゲートをフローティングに
すると光照射によってチャンネル中に生じた少数キャリ
アは逆導電型のゲート領域に蓄積されている。ゲート領
域を浮遊構造にしておくと、蓄積した電荷はリーク抵抗
を介して消去するだけなので、応答速度が遅くなる。

蓄積した電荷を積極的に逃がすにはゲート領域とソース
領域との間に導電路を接続すればよい、抵抗を接続した
場合はゲート領域の容量と抵抗との値によって応答速度
が決まる。この抵抗は同一半導体チップ内に拡散等によ
って形成することができる。

導電路としてスイッチ手段を接続すると、スイッチング
の断続周波数で応答速度が決まる。

この場合、スイッチ手段がオフの期間は電荷が蓄積し続
けるので応答速度が遅（ても感度を上げたい場合はスイ
ッチ手段のオフの期間を長くすればよい。スイッチ手段
をトランジスタ等で形成し、同一半導体チップに集積化
してもよいし、メカニカルチ日ツバ等で形成し外付けし
てもよい。

受光部の構造は、上記実施例の構造に限らない・ たとえば、受光面を形成する場所はドレイン側でもソー
ス側でも、動作状態において活性領域に十分光を導入で
きる場所であればそれ以外の場所でも構わない。

上記実施例のように受光面側に電極が配置される時の電
極構造も図示の如きものに限らない。

電極をストライプあるいはメツシュ形状にしてもよいし
、受光面全面に透明電極を設けてもよい。

本発明の半導体光電変換装置を゛カラー用にするために
は、本発明の半導体光電変換装置の各実施例において光
の照射される領域上に、有機フィルタを張り付けたり、
本発明者等により特願昭５８−１０１１７９号に提案さ
れている、ＳｉＯ３膜、ＳｉＮ、膜等の多層膜を形成す
、ることによって、実施することができる。

素子の製造方法としては拡散のかわりにイオン注入法、
結締膜を作るためのＣＶＤ法、プラズマエツチング法、
陽極酸化法、スパッタ法による膜形成等周知の半導体製
造方法を用いることができる。

半導体材料もＳｉに限らず、より長波長の光測定には狭
い禁止帯幅を有する半導体（たとえＣｄｘＴｅ％ｌ６Ｓ
ｂ等）を用いればよいし、より短波長の光測定には広い
禁止帯幅の半導体（たとえばＧａＡｓ　、Ｇａｐ等）を
用いることもできるし、導電型をすべて逆にしても構わ
ない。

本発明の半導体光電変換装置は、静電誘導トランジスタ
、静電誘導サイリスタあるいは電界効果トランジスタを
光検知器として用い、入射光強度を電気信号として取り
出すものであり、本発明の半導体光電変換装置とは、第
２図、第５図乃至第８図、第１１図、第１４図乃至第２
０図に示したような素子と、これらの素子を組み込んだ
第８図、第９図、第１０図、第１２図及び第１８図に示
すような装置との両方を意味している。

本発明の半導体光電変換装置は、低雑音で光感度が非常
に高い利尿：を有しており、工業的価値の非常に高いも
のである。

【図面の簡単な説明】

Ｎ１図は従来の光検出素子の断面図、第２図（イ）は本
発明の実施例を示す光検出素子の断面図、（ロ）はその
上面図、第８図（イ）乃至（へ）は本発明の半導体光電
変換素子の動作図と光が入射したときのドレインの電流
電圧特性、第４図は本発明実施例の半導体光電変換素子
の入力光電力に対する光感度特性、第５図は本発明の一
実施例の断面図、第６図は本発明の一実施例の半導体光
電変換素子の入力光電力！こ対する光感度特性、第７図
及び第８図は本発明の他の実施例の断面図、第９図及び
第１０図は本発明の半導体光電変換素子の外囲器に光を
照射させる実施例、Ｉｉ［１１図（イ）乃至（ニ）は本
発明の半導体光電変換装置の実施例で静電誘導サイリス
タの断面図、第１２図（イ）及び（ロ）は第１１図の半
導体光電変換装置としての実施例、第１８図（イ）及び
（ロ）は第１２図の装置に光が入射したときのアノード
の電流電圧特性、第１４図（イ）乃至（ホ）はゲートに
コンデンサを接続した本発明の半導体光電変換装置の実
施例、第１５図（イ）乃至（ニ）はドレインあ２いはソ
ースにコンデンサを接続した本発明の半導体光電変換装
置の実施例、第１６図（イ）及び（ロ）はゲートに抵抗
とコンデンサを接続した本発明の半導体光電変換装置の
実施例、第１７図（イ）及び（ロ）はゲートをフローテ
ィングにした本発明の半導体光電変換装置の実施例、第
１８図及び第１９図は第１４図及び第１５図に示した本
発明の半導体光電変換装置の構成を示す実施例、第２０
図はショットキーバリアゲートの本発明の半導体光電変
換装置の別の実施例である。 １．２８．６８．９８・・・・・・・・・　ソース領域
、８．２２．５８．６２．７０．９５・・・・・・・・
・・ゲート領域、５．２０．６０．７２．７８．９０・
・・・・・・・・ドレイン領域、２．４．２１．５１．
５４．６１．９１・・・・・・高抵抗なｎ一層ないしは
真性半導体領域、５５・・・・・・・・・カソード領域
、５０・・・・・・・・・アノ−ド領域、１１．１６．
２５．８２．６７．９６・・・・・・・・・　ソース電
極、１７．２４．８０．５６．６６・・・・・・・・・
ゲート電極、１５，２６．６８，９７・・・・・・・・
・ドレイン電極、５７・・・・・・・・・カソード電極
、５８・・・・・・・・・アノード電極、６４．６５．
７６．７８．８１・・・・・・・・・絶線層、７７．８
０・・・・・・・・・多結晶層特許出願人 （イ） 錦２図 第４ＦＩ！Ｊ 第５１１１＋ １：。 館６図 デ８１１１！Ｉ おりｃ＝ＭｌＯ”” （二ン ｓｌｆ図 （イ　　２　　　　　　　　　　　　　（口　　）第７
６ｇ （ニ） 一／６図 ＪＩ。 （イ　　） 薦７７図 （口　　） 第７８Ｆ （イ　　　） （ロ　　ン 第７９図

Claims (3)

【特許請求の範囲】
1. （１）　　一方の導電型の低不純物密度ないしは真性半
   導体のチャンネル領域と、チャンネル領域に接して設け
   られる主電流を流すための２つの主電極領域と、前記チ
   ャンネルを塞がない形状のゲート領域とを有し、ゲート
   領域の一部乃至はこれと電気的に少い抵抗でつながれ７
   表面に露出していて、前記チャンネル領域の所定の部分
   は光を受けるための受光部を備え、前記チャンネル領域
   内の固有ゲート近傍の空乏層が、前記受光部へ入射する
   光の光量及び前記２つの主電極及びゲートの少くとも１
   つに印加する電圧に゛よって制御される部分を有するこ
   とを特徴とする半導体光電変換装置。
2. （２）　　ゲートもしくは２つの主電極領域の少くとも
   １つにコンデンサもしくは抵抗を有することを特徴とす
   る半導体光電変換装置。
3. （３）　　ゲートもしくは２つの主電極領域の少くとも
   １つにコンデンサ及び抵抗を有することを特徴とする半
   導体光電変換装置。