JPS5894037A - 命令の前処理制御装置 - Google Patents
命令の前処理制御装置Info
- Publication number
- JPS5894037A JPS5894037A JP19076081A JP19076081A JPS5894037A JP S5894037 A JPS5894037 A JP S5894037A JP 19076081 A JP19076081 A JP 19076081A JP 19076081 A JP19076081 A JP 19076081A JP S5894037 A JPS5894037 A JP S5894037A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- stage
- store
- preprocessing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3812—Instruction prefetching with instruction modification, e.g. store into instruction stream
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
詰合の前処理制御において、先取りされた命令をストア
命令等で書替える場合のコンフリクト（以下、ｐｓｃと
称する）処理に関するものである。
命令等で書替える場合のコンフリクト（以下、ｐｓｃと
称する）処理に関するものである。
従来のＰ５Ｃ処理は、前処理中の命令及び命令バッファ
に先取り中の命令をストアにより書。
に先取り中の命令をストアにより書。
替えると、直ちにその旨を演算器へ報告し、前処理ユニ
ットのリセットを行い、ストアを発行上た次命令からの
命令読出しにて再スタートする。しかるに実際に書替−
たのは、実行しなくてもよい命令かあるいはオペランド
データであるかも知れないのにもかかわらず前処理ユニ
ットを常にリセットするため前処理ユニットのオーバヘ
ッドが大となる欠点かあ−）た。
ットのリセットを行い、ストアを発行上た次命令からの
命令読出しにて再スタートする。しかるに実際に書替−
たのは、実行しなくてもよい命令かあるいはオペランド
データであるかも知れないのにもかかわらず前処理ユニ
ットを常にリセットするため前処理ユニットのオーバヘ
ッドが大となる欠点かあ−）た。
本発明の目的は、ＰＳＣの検出に関して１本当に実行丁
べき命令を書替えたことを検出する手段を提供する。
べき命令を書替えたことを検出する手段を提供する。
命令の先取り量全体で、ｐｓｃ−ｔ、）検出することは
過剰検出となるのが大部分であり１本当のＰＳＣと言え
るものは少ない。正確なＰＳＣの検出手段を設ければ、
今までＰ ５ Ｃとして命令の前処理のリセットの大部
分は回避できる。
過剰検出となるのが大部分であり１本当のＰＳＣと言え
るものは少ない。正確なＰＳＣの検出手段を設ければ、
今までＰ ５ Ｃとして命令の前処理のリセットの大部
分は回避できる。
本発明の実施例を図により説明する。
前提条件として１本処理装置では、命令の前処１１は、
Ｄステージ→Ａステージ→Ｌステージと進行し、実行ス
テーパジ（Ｅステージ）にて演算が行われるものとする
。
Ｄステージ→Ａステージ→Ｌステージと進行し、実行ス
テーパジ（Ｅステージ）にて演算が行われるものとする
。
図中、１，２．５は、それぞれＤステージにある命令の
命令アドレス、Ａステージにある命令の命令アドレス、
Ｌステージにある命令の命令アドレスを保存するレジス
タであり、４．５は、それぞれストアアドレス、命令の
先取りアドレスな示す。アドレスレジスタ１は、命令ア
ドレスの初期設定時、命令の先頭アドレスが入力されて
おり、デコードが完了し、前処理ステー ジがＤ→Ａと
進むと、アドレスレジスタ１の内容は、アドレスレジス
タ２へ転送され、同時に、その命令長レジスタ１２の値
だけ加算器１０にて加算され、レジスタ１１’経由し、
アドレスレジスタ１は次命令アドレスとなる。さらに前
処理ステージがＡ −＋ Ｌと進むと、アドレスレジス
タ２の内容はアドレスレジスタ５へ転送され、その命令
が演算器へセットアツプされるまで保存される。
命令アドレス、Ａステージにある命令の命令アドレス、
Ｌステージにある命令の命令アドレスを保存するレジス
タであり、４．５は、それぞれストアアドレス、命令の
先取りアドレスな示す。アドレスレジスタ１は、命令ア
ドレスの初期設定時、命令の先頭アドレスが入力されて
おり、デコードが完了し、前処理ステー ジがＤ→Ａと
進むと、アドレスレジスタ１の内容は、アドレスレジス
タ２へ転送され、同時に、その命令長レジスタ１２の値
だけ加算器１０にて加算され、レジスタ１１’経由し、
アドレスレジスタ１は次命令アドレスとなる。さらに前
処理ステージがＡ −＋ Ｌと進むと、アドレスレジス
タ２の内容はアドレスレジスタ５へ転送され、その命令
が演算器へセットアツプされるまで保存される。
こレラのアドレスレジスタ１，２．ｉ５の内容はそれぞ
れアドレス一致回路６．７．８へ入力されており、スト
アアドレスレジスタ４の内容と常に一致のチェツクが行
なわれて（・る。ストアが発行された時アドレス一致（
ロ）路６，７．８で一致が検出されると、それぞれコン
トロールラッチ１５ 、１６ 、１７をセットする。こ
れらは１５゜１６ 、１７０コントロールラツチは、ス
トアにより書替えられた命令がどのステージに存在する
かを表示すると共に、その命令が次のステージへ進行す
ると、このコントロールラッチも次のステージへ進む。
れアドレス一致回路６．７．８へ入力されており、スト
アアドレスレジスタ４の内容と常に一致のチェツクが行
なわれて（・る。ストアが発行された時アドレス一致（
ロ）路６，７．８で一致が検出されると、それぞれコン
トロールラッチ１５ 、１６ 、１７をセットする。こ
れらは１５゜１６ 、１７０コントロールラツチは、ス
トアにより書替えられた命令がどのステージに存在する
かを表示すると共に、その命令が次のステージへ進行す
ると、このコントロールラッチも次のステージへ進む。
例えば、アドレスレジスタ１とストアアドレス４と一致
した時は、コントロールラッチ１１’セツトし、その命
令がＤステージ→Ａステージと進行すると、コントロー
ルラッチ１５の内容も、コントロールラッチ１７へと転
送される。
した時は、コントロールラッチ１１’セツトし、その命
令がＤステージ→Ａステージと進行すると、コントロー
ルラッチ１５の内容も、コントロールラッチ１７へと転
送される。
一方、アドレスレジスタ１．ストアアドレス４及び命令
先取りアドレス、５は、比較器９へもアドレスレジスタ
４〈命↑先取りレジスタ５の（Ｂ入力）
Ｃ人力） 結果を出力し、出力結果は、コントロールラッチ＃１５
への入力となる。コントロールラッチ１５は、命令バッ
ファと対応しており、対応する命令バッファが書替えら
れたことを表示すると共に、対応する命令バッファが、
デコードの対象になるとセレクタ１４により切出される
。丁なわち、書替えられた命令バッファを切出し、命令
が前処理のＤステー、ジヘ進行すると、コントロールラ
ッチ群１３に対して同様の切出しが行われセレクタ１４
を経由して、コント０−ルラッチ１５へ転送される。さ
らに、コントロールラッチ１５の内容は、前処理のステ
ージがＤ−＋Ａ −＋ Ｌと進むと、コントロールラッ
チ１５→１６→１７と転送され、演算実行開始時に、ｐ
ｓｃを検出したということを意味するラッチ１８をセッ
トする。こうして曹替えられた命令が実際にＥステージ
に進んで実行されるようになったとき、ラッチ１８のＰ
ＳＣ表示に応じて実行を阻止する。このようにして１本
実施例によれば、前処理中の命令がどの状態にあっても
、すなわち、命令が実際に前処理中のどのバイブライン
ステージにあっても、あるい轄、まだ命令バッファの中
にあって前処理開始待ちであっても、ストアが発行され
る毎に「命令を書替えた」ということを検出し。
先取りアドレス、５は、比較器９へもアドレスレジスタ
４〈命↑先取りレジスタ５の（Ｂ入力）
Ｃ人力） 結果を出力し、出力結果は、コントロールラッチ＃１５
への入力となる。コントロールラッチ１５は、命令バッ
ファと対応しており、対応する命令バッファが書替えら
れたことを表示すると共に、対応する命令バッファが、
デコードの対象になるとセレクタ１４により切出される
。丁なわち、書替えられた命令バッファを切出し、命令
が前処理のＤステー、ジヘ進行すると、コントロールラ
ッチ群１３に対して同様の切出しが行われセレクタ１４
を経由して、コント０−ルラッチ１５へ転送される。さ
らに、コントロールラッチ１５の内容は、前処理のステ
ージがＤ−＋Ａ −＋ Ｌと進むと、コントロールラッ
チ１５→１６→１７と転送され、演算実行開始時に、ｐ
ｓｃを検出したということを意味するラッチ１８をセッ
トする。こうして曹替えられた命令が実際にＥステージ
に進んで実行されるようになったとき、ラッチ１８のＰ
ＳＣ表示に応じて実行を阻止する。このようにして１本
実施例によれば、前処理中の命令がどの状態にあっても
、すなわち、命令が実際に前処理中のどのバイブライン
ステージにあっても、あるい轄、まだ命令バッファの中
にあって前処理開始待ちであっても、ストアが発行され
る毎に「命令を書替えた」ということを検出し。
命令の前処理の進行に従い正しく伝達することにより正
確なｐ Ｓ （、’の検出を行い、無駄な前処理のリセ
ットを減少させることが可能となる。
確なｐ Ｓ （、’の検出を行い、無駄な前処理のリセ
ットを減少させることが可能となる。
本発明によれば、ＰＳＣによる命令の前処理ユニットに
対するリセットを減少することにより、性能が向上する
。
対するリセットを減少することにより、性能が向上する
。
図はＰＳＣ検出回路のブロック図である。
１．２．５・・・それぞれＤステニジ、Ａステージ、Ｌ
ステージにある命令アドレスレ ジスタ。 ４・・・ストアアドレスレジスタ。 ５・・・命令先取りアドレスレジスタ。 ６ ＝ ７ ｅ ８・・・一致検出の比較回路。 ９・・・Ａ＜Ｈ＜Ｃを検出する比較回路。 １０・・・加算器。 １１・・・加算結果レジスタ。 １２・・・次にデコードする命令長レジスタ。 １３・・・コントロールラッチ群。 １４・・・１５の出力セレクター。 １５ 、１６ 、１７ 、１８・・・コントロールラッ
チ。
ステージにある命令アドレスレ ジスタ。 ４・・・ストアアドレスレジスタ。 ５・・・命令先取りアドレスレジスタ。 ６ ＝ ７ ｅ ８・・・一致検出の比較回路。 ９・・・Ａ＜Ｈ＜Ｃを検出する比較回路。 １０・・・加算器。 １１・・・加算結果レジスタ。 １２・・・次にデコードする命令長レジスタ。 １３・・・コントロールラッチ群。 １４・・・１５の出力セレクター。 １５ 、１６ 、１７ 、１８・・・コントロールラッ
チ。
Claims (1)
- １、 命令の先取り機能を有し、パイプラインにて命令
の前処理を行う処理装置において、パイプラインの各ス
テージに存在する各命令のアドレス及び命令バッファへ
先取り中の命令アドレスを保持し、ストア命令によりス
トアが発行される毎に、ストアアドレスと上記命令アド
レス群との一致等を検出する比較器を設け、さらに検出
結果を命令の前処理ステージに対応して保存する手段を
設け、かつ命令の１処−進行に従い検出゛結果を進行さ
せることを特徴とする命令の前処理制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19076081A JPS5894037A (ja) | 1981-11-30 | 1981-11-30 | 命令の前処理制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19076081A JPS5894037A (ja) | 1981-11-30 | 1981-11-30 | 命令の前処理制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5894037A true JPS5894037A (ja) | 1983-06-04 |
Family
ID=16263267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19076081A Pending JPS5894037A (ja) | 1981-11-30 | 1981-11-30 | 命令の前処理制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894037A (ja) |
-
1981
- 1981-11-30 JP JP19076081A patent/JPS5894037A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1003095A2 (en) | A computer system for executing branch instructions | |
| US5003458A (en) | Suspended instruction restart processing system based on a checkpoint microprogram address | |
| KR100335744B1 (ko) | 로드/로드 검출 및 재정렬 방법 | |
| US5469552A (en) | Pipelined data processor having combined operand fetch and execution stage to reduce number of pipeline stages and penalty associated with branch instructions | |
| US5146569A (en) | System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension | |
| JPH02287626A (ja) | パイプライン方式の分岐命令制御装置 | |
| US5287483A (en) | Prefetched operand storing system for an information processor | |
| US5237664A (en) | Pipeline circuit | |
| JPH06295243A (ja) | データ処理装置 | |
| JPS5894037A (ja) | 命令の前処理制御装置 | |
| JPH05241827A (ja) | 命令バッファ制御装置 | |
| KR900002436B1 (ko) | 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템 | |
| JPH0552534B2 (ja) | ||
| JPS6232508B2 (ja) | ||
| JP2906799B2 (ja) | 情報処理装置 | |
| JPH03119424A (ja) | 情報処理方式及び装置 | |
| JPH04213727A (ja) | 情報処理装置 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JP2806690B2 (ja) | マイクロプロセッサ | |
| JPH05189233A (ja) | 分岐命令制御回路 | |
| JPH03119425A (ja) | 情報処理方式及び装置 | |
| JPH0247725A (ja) | データ処理装置 | |
| JPH06124206A (ja) | 分岐命令予測処理装置及びその処理方法 | |
| JPH0514288B2 (ja) | ||
| JPH0795288B2 (ja) | マイクロコンピュータ |