JPS5894042A - 情報収集方式 - Google Patents
情報収集方式Info
- Publication number
- JPS5894042A JPS5894042A JP56192577A JP19257781A JPS5894042A JP S5894042 A JPS5894042 A JP S5894042A JP 56192577 A JP56192577 A JP 56192577A JP 19257781 A JP19257781 A JP 19257781A JP S5894042 A JPS5894042 A JP S5894042A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- interrupt
- circuit
- auxiliary
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報収集方式に関し、特に電子計算機システム
の処理装置が暴走をなし監視タイマが作動し処理装置が
障害を発生する際の情報収集方式現在史用されている′
シ子計算機システムの処理装置には処理装置が何らかの
理由例えばプログラム作成上の誤とか装置の障害等によ
り所要の処理が遂行されず暴走をすることが生じる。こ
の埴走を検知するために監視タイマを設けである。更に
一万処理装置は処理能力を高めるために、複数の処理を
並列して遂行する割込み前作を許可している。このＷ」
込み前作のｅ町のタイミングはインターパ〃・タイマに
て行うのが一般である。一方剖込み動作であるが、プロ
グラム処理上連続して処理を遂行せねばならないことが
生じるので、インターバル・タイマには割込み可否を示
すフラグをもたし１めている。従って割込み禁止のフラ
グが付せられたプログラム遂行中に何らかの障害例えば
プログツム・ミスが生じると直接鹸視タイマにひっかか
り処理装置を停止状惑にしてしまうのである。処理装置
が停止状惑になるとその時の状態情報が何ら得られず、
障害発生後の対策に困雉を米たすという欠点とプログツ
ムによる綽走の検出が不可能である欠点があっ几。
の処理装置が暴走をなし監視タイマが作動し処理装置が
障害を発生する際の情報収集方式現在史用されている′
シ子計算機システムの処理装置には処理装置が何らかの
理由例えばプログラム作成上の誤とか装置の障害等によ
り所要の処理が遂行されず暴走をすることが生じる。こ
の埴走を検知するために監視タイマを設けである。更に
一万処理装置は処理能力を高めるために、複数の処理を
並列して遂行する割込み前作を許可している。このＷ」
込み前作のｅ町のタイミングはインターパ〃・タイマに
て行うのが一般である。一方剖込み動作であるが、プロ
グラム処理上連続して処理を遂行せねばならないことが
生じるので、インターバル・タイマには割込み可否を示
すフラグをもたし１めている。従って割込み禁止のフラ
グが付せられたプログラム遂行中に何らかの障害例えば
プログツム・ミスが生じると直接鹸視タイマにひっかか
り処理装置を停止状惑にしてしまうのである。処理装置
が停止状惑になるとその時の状態情報が何ら得られず、
障害発生後の対策に困雉を米たすという欠点とプログツ
ムによる綽走の検出が不可能である欠点があっ几。
本発明は以上の欠点に鑑みなされたものにして、本発明
＃′ｉ刷込み補止時の障害発生時に処理装置が停止状態
になる直前の情報を収集する情報収集方式を提供するこ
とを目的とするものである０木発明を略６見すると、処
理装置のインターバル・タイマと監視タイマとにそれぞ
れ設定され九時＋ｉｊＪ囲内の所要時間に設定された刈
込禁止機能をもたない補助タイマと、刷込み内容を識別
する回路とを処理装置に設け、職別回路が補助タイマに
よる割込みを検知して、監視タイマ作＃Ｊ曲の情報を収
集するとともに異常が起きたジョブのみをアボートし、
処理装置を停止状態にしないことを特赦とするものであ
る。
＃′ｉ刷込み補止時の障害発生時に処理装置が停止状態
になる直前の情報を収集する情報収集方式を提供するこ
とを目的とするものである０木発明を略６見すると、処
理装置のインターバル・タイマと監視タイマとにそれぞ
れ設定され九時＋ｉｊＪ囲内の所要時間に設定された刈
込禁止機能をもたない補助タイマと、刷込み内容を識別
する回路とを処理装置に設け、職別回路が補助タイマに
よる割込みを検知して、監視タイマ作＃Ｊ曲の情報を収
集するとともに異常が起きたジョブのみをアボートし、
処理装置を停止状態にしないことを特赦とするものであ
る。
以下本発明を実施するのに好ましい具体例を図を用いて
詳細に説明する。＠１図は従来の処理装置の要部ブロッ
ク図であり、第２図は９本′４１．用の情報収集方式を
示す処＋ｌ！Ｉ装置の一実施例の要部ブロック図、′４
ＩＪ３図は処理フロー図である。１は処理装置、２は割
込み制御部、３は命令実行部、４はインターバル・タイ
マ、５はデログフム情ｍ、Ｊ！ｉ、６はｗＭ視タイマ、
７はアンド回路、８は補助タイマ、９はオア回路、ｌＯ
は割込内ｇ識別回路、１１はモード切替、ｆＩ呻部であ
る。以下＠１図と第２図を対称しながら第２図について
説明する。処理部１這１のインターバル・タイマ４と甑
硯タイマ６は例えば鏡大５００ＸｌＯ”沙と２秒とにそ
れぞれセソー□トされており付設した補助タイマ８は５
００Ｘ１０ ”秒以上２秒以下にセラＹする。プログ
ラム情報胎５（以後ＰＳＷ５と記す）の剖込みを表示す
る信号部フラグビットＦとインターバル・タイマ４の（
４号はアンド回路７に入力される。これはフラグがあり
インターバル・タイマ４が″オン″になるとアンド回ｖ
！１７が別込み信号Ａを出力するのである。
詳細に説明する。＠１図は従来の処理装置の要部ブロッ
ク図であり、第２図は９本′４１．用の情報収集方式を
示す処＋ｌ！Ｉ装置の一実施例の要部ブロック図、′４
ＩＪ３図は処理フロー図である。１は処理装置、２は割
込み制御部、３は命令実行部、４はインターバル・タイ
マ、５はデログフム情ｍ、Ｊ！ｉ、６はｗＭ視タイマ、
７はアンド回路、８は補助タイマ、９はオア回路、ｌＯ
は割込内ｇ識別回路、１１はモード切替、ｆＩ呻部であ
る。以下＠１図と第２図を対称しながら第２図について
説明する。処理部１這１のインターバル・タイマ４と甑
硯タイマ６は例えば鏡大５００ＸｌＯ”沙と２秒とにそ
れぞれセソー□トされており付設した補助タイマ８は５
００Ｘ１０ ”秒以上２秒以下にセラＹする。プログ
ラム情報胎５（以後ＰＳＷ５と記す）の剖込みを表示す
る信号部フラグビットＦとインターバル・タイマ４の（
４号はアンド回路７に入力される。これはフラグがあり
インターバル・タイマ４が″オン″になるとアンド回ｖ
！１７が別込み信号Ａを出力するのである。
この刷込信号Ａと補助タイマ８の１８号Ｂがオア回路９
に入力される。補助タイマ８は作−Ｊ硬所蜜時間になる
と“オン“信号を出力するのである。従１＼ 米量にはこの補助タイマ８及びオア回路９はなかった。
に入力される。補助タイマ８は作−Ｊ硬所蜜時間になる
と“オン“信号を出力するのである。従１＼ 米量にはこの補助タイマ８及びオア回路９はなかった。
結果としてオア回路９の出力ｔＳ号Ｃが刷込み信号とな
る。出力イｄ号Ｃは割込み＃ｌＪ両部２に入力され、一
方割込み制御部２には割込み内容識別回路１０が設けら
れており、識別回路１１ｊ入力信号Ｃが信号Ａ或いは信
号Ｂによるものかを識別し、ダに信号Ｂによる場合には
デパック篭−ド切５４ｔｌＪ御部１１に信号を送出しデ
パックモードに切替えるのである。従来例の場合は本割
込内容鐵別回路ｌＯはなかった。割込み内容識別回路１
０がＡ信号即ち従来例信号であると検出すると割込み制
御部２は割込みの信号によりＰｉプログフふをＰｉ＋１
プログラムへの処理変更２−１と監視タイマをリセット
処理する２−２を＃ｌＪ御しタイマ・リセット信号りは
監視タイマ６をリセツＦする。一方の処理変ｊｌ！２−
ＩＫ基すいて命令実行部３は命令を変更する。割込みが
なければ命令実行部３は現在実行中の命令を実行し続け
る。以上の何れにしても監視タイマ６が前作すると出力
１８号Ｅにより処理装置を停止状態にするのである。以
上が従来例の前作であり停止状態に至るまで情報収集を
行っていないのである。本発明はインターパ〃・タイマ
４の動作に続いて補助タイマ８が動作をなし、割込み内
容−別回路ｌＯは信号Ｂによる割込みであることを検知
する。しかもこの割込みは補助タイマ８並びに監視タイ
マ６をリセットすると共に、モード切替制御部１１はデ
バッグ状態に切替えた後、命４ｒ犬行部３の命令の実行
を再開する。そして、ダパッグ状ｌ漣であるが故に、１
命令若しくはプツンチ命令を実行する反にデバッグモー
ドｄＪ込みＤＢＩを生ずる。
る。出力イｄ号Ｃは割込み＃ｌＪ両部２に入力され、一
方割込み制御部２には割込み内容識別回路１０が設けら
れており、識別回路１１ｊ入力信号Ｃが信号Ａ或いは信
号Ｂによるものかを識別し、ダに信号Ｂによる場合には
デパック篭−ド切５４ｔｌＪ御部１１に信号を送出しデ
パックモードに切替えるのである。従来例の場合は本割
込内容鐵別回路ｌＯはなかった。割込み内容識別回路１
０がＡ信号即ち従来例信号であると検出すると割込み制
御部２は割込みの信号によりＰｉプログフふをＰｉ＋１
プログラムへの処理変更２−１と監視タイマをリセット
処理する２−２を＃ｌＪ御しタイマ・リセット信号りは
監視タイマ６をリセツＦする。一方の処理変ｊｌ！２−
ＩＫ基すいて命令実行部３は命令を変更する。割込みが
なければ命令実行部３は現在実行中の命令を実行し続け
る。以上の何れにしても監視タイマ６が前作すると出力
１８号Ｅにより処理装置を停止状態にするのである。以
上が従来例の前作であり停止状態に至るまで情報収集を
行っていないのである。本発明はインターパ〃・タイマ
４の動作に続いて補助タイマ８が動作をなし、割込み内
容−別回路ｌＯは信号Ｂによる割込みであることを検知
する。しかもこの割込みは補助タイマ８並びに監視タイ
マ６をリセットすると共に、モード切替制御部１１はデ
バッグ状態に切替えた後、命４ｒ犬行部３の命令の実行
を再開する。そして、ダパッグ状ｌ漣であるが故に、１
命令若しくはプツンチ命令を実行する反にデバッグモー
ドｄＪ込みＤＢＩを生ずる。
割込内容絨別回路ｌＯでは、デバツグ七−ド割込みの発
生を検出すると、監視タイマ６および補助タイマ８をリ
セットすると共に、その時点の、ｐｓｗ情報のメモリス
タックを行う。尚、その後スタックエリアが満杯時には
、ジョグアボート処理部１２に起動がかかり、当該ジョ
グのみアボートする。
生を検出すると、監視タイマ６および補助タイマ８をリ
セットすると共に、その時点の、ｐｓｗ情報のメモリス
タックを行う。尚、その後スタックエリアが満杯時には
、ジョグアボート処理部１２に起動がかかり、当該ジョ
グのみアボートする。
以上の説明より明らかなように、“本発明によれば特に
割込み禁止時に発生する障害時の情報が収集できる情報
収集方式となり、本発明を電子計算機Ｖステムに適用す
れば１４Ｍ解析上きわめて利点の多いものとなる。
割込み禁止時に発生する障害時の情報が収集できる情報
収集方式となり、本発明を電子計算機Ｖステムに適用す
れば１４Ｍ解析上きわめて利点の多いものとなる。
第１図は従来の処理装置の要部ブロック図、第２図は本
発明の情報収集方式を示す処理装置の一実施例の要部ブ
ロック図、第３図は本発明のフローチャートである。 図において、ｌＦｉ処理装置、４はインターバル・タイ
マ、６は監視タイマ、８は補助タイマ、１０は誠別回路
を示す。 代理人 弁理士 松 岡 宏四部５′、コ第１図 第３図
発明の情報収集方式を示す処理装置の一実施例の要部ブ
ロック図、第３図は本発明のフローチャートである。 図において、ｌＦｉ処理装置、４はインターバル・タイ
マ、６は監視タイマ、８は補助タイマ、１０は誠別回路
を示す。 代理人 弁理士 松 岡 宏四部５′、コ第１図 第３図
Claims (1)
- 割込み可否のフラグをもつインターバル・タイマと装置
の暴走を示す時間を規定する監視タイマを具備し該イン
ターパ〃・タイマにより割込みを実行する処理装置にお
いて、該インターパ〜・タイマと監視タイマとのそれぞ
れに設定された時間の範囲内に所要時間を設定された前
記フラグ機能をもたない補助タイマを設けるとともに、
割込み円安を識別する回路を設け、該識別回路が前記補
助タイマによる割込みを検知して前記監視タイマ作動前
の情報を収集するとともにエラー波及範囲をローカライ
ズするようにしたことを特徴とする情報収集方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192577A JPS5894042A (ja) | 1981-11-30 | 1981-11-30 | 情報収集方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192577A JPS5894042A (ja) | 1981-11-30 | 1981-11-30 | 情報収集方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5894042A true JPS5894042A (ja) | 1983-06-04 |
Family
ID=16293590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192577A Pending JPS5894042A (ja) | 1981-11-30 | 1981-11-30 | 情報収集方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894042A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63257041A (ja) * | 1987-04-14 | 1988-10-24 | Nec Corp | リアルタイムｏｓのシステム診断方式 |
-
1981
- 1981-11-30 JP JP56192577A patent/JPS5894042A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63257041A (ja) * | 1987-04-14 | 1988-10-24 | Nec Corp | リアルタイムｏｓのシステム診断方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59123058A (ja) | マシンチエツク処理方式 | |
| JPS5894042A (ja) | 情報収集方式 | |
| JPH0245838A (ja) | プログラム実行状態監視方法 | |
| JP2882459B2 (ja) | エラー情報収集試験システム | |
| JPH01154258A (ja) | ウォッチドッグタイマによる誤動作検出装置 | |
| JPS6220013A (ja) | マイクロコンピユ−タ応用機器の電源切断装置 | |
| JPH0581051A (ja) | リソース破壊監視方式 | |
| JPS63289654A (ja) | プログラム分岐命令モニタ方式 | |
| JPH02207347A (ja) | ソフトウェア障害検出方法 | |
| JPS62147538A (ja) | マイクロコンピユ−タ使用装置におけるウオツチドツグタイマリセツト方式 | |
| JP2589403B2 (ja) | 情報処理装置 | |
| JPH01243132A (ja) | 障害処理方式 | |
| JPH04259045A (ja) | ウオッチドッグタイマ監視方式 | |
| JPS63226745A (ja) | プロセツサシステム | |
| JPS62249242A (ja) | 電子計算機のメモリダンプ方式 | |
| JPH02129755A (ja) | マルチプロセッサシステム縮退方式 | |
| JPH04195437A (ja) | プログラム暴走監視装置 | |
| JPS6345659A (ja) | 周辺装置制御ｉｏプロセツサ | |
| JPH0352719B2 (ja) | ||
| JPH03134742A (ja) | デバッグ装置 | |
| JPH0318942A (ja) | コンピュータ暴走検出回路 | |
| JPH02284238A (ja) | プログラムデバグ装置 | |
| JPS6015749A (ja) | インラインｔｍｐ方式 | |
| JPH0434627A (ja) | ログアウト情報取得制御方式 | |
| JPS62274439A (ja) | 実行中プログラムのモニタ方式 |