JPS5894184A - 磁気バブルメモリ基板 - Google Patents
磁気バブルメモリ基板Info
- Publication number
- JPS5894184A JPS5894184A JP56190358A JP19035881A JPS5894184A JP S5894184 A JPS5894184 A JP S5894184A JP 56190358 A JP56190358 A JP 56190358A JP 19035881 A JP19035881 A JP 19035881A JP S5894184 A JPS5894184 A JP S5894184A
- Authority
- JP
- Japan
- Prior art keywords
- board
- bubble memory
- coil
- magnetic
- memory chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/085—Generating magnetic fields therefor, e.g. uniform magnetic field for magnetic domain stabilisation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ａ） 発明の技術分野
本発明は基板内に駆動コイルを内蔵した磁気バブルメモ
リ基板に関す６゜ （２）従来技術と問題点 、従来の磁気バブル（以下バブル）メモリ基板はアルミ
ナ磁器のような無機絶縁材料或はガラスエポキシ、ポリ
イミドのような有機絶縁材料を用い、これに単層或は多
層配線を施したものが用いられている。
リ基板に関す６゜ （２）従来技術と問題点 、従来の磁気バブル（以下バブル）メモリ基板はアルミ
ナ磁器のような無機絶縁材料或はガラスエポキシ、ポリ
イミドのような有機絶縁材料を用い、これに単層或は多
層配線を施したものが用いられている。
第１図は・従来基板の正面ｌｌＩまた第２図は印刷配線
パメーンを省略した基板の斜視図である。
パメーンを省略した基板の斜視図である。
バブルメモリチップ１は深い切り込み部２をもつ基板３
の中央凹部１′に接着剤を用いて固着されており、バブ
ルメモリチップ１の配線端子と基板３上の印刷配線４と
は基板上のポンディングパッド器においてワイヤボンデ
ンダされている・こ−で印刷配線４は基板端間に設けら
れている熾子部６において図示してないパッケージのリ
ード端子と爆着される構造となっている。
の中央凹部１′に接着剤を用いて固着されており、バブ
ルメモリチップ１の配線端子と基板３上の印刷配線４と
は基板上のポンディングパッド器においてワイヤボンデ
ンダされている・こ−で印刷配線４は基板端間に設けら
れている熾子部６において図示してないパッケージのリ
ード端子と爆着される構造となっている。
次に基板３に設けられている深い切り込み部２はバブル
メモリチップに駆動磁界を与えるためのＸ方向コイルを
挿着するために設けられているものである。
メモリチップに駆動磁界を与えるためのＸ方向コイルを
挿着するために設けられているものである。
第３図（８）は基板３にバブルメモリチップ搭載後、Ｙ
方向コイル７を挿着した状態和才た同図（ハ）はこれに
Ｘ方向コイル８を挿着した状ｍｂであり、これにより駆
動コイルの装着が完了する。
方向コイル７を挿着した状態和才た同図（ハ）はこれに
Ｘ方向コイル８を挿着した状ｍｂであり、これにより駆
動コイルの装着が完了する。
さてこのようにして形成されている駆動コイルは基板３
の中央凹部に搭載されているバブルメモ讐テップ１に駆
動磁界を与えるためのものであり、そのため更にバブル
メモリチップｌに接近して駆動コイルを壱回できれば駆
動磁界効率が改善されまた少い駆動電流で済む筈であり
、本発明はこのような発想に基づいてなされたものであ
る。゛（２）発明の目的 本発明は駆動磁界効率を従来より高めることを目的とし
てなされたもので進歩した多層配線磁器基板技術を用い
て基板内に駆動コイルを形成するものであり、これによ
りバブルメモリチップと駆動コイルとの間隔が細り、高
効率化を実現したものである。
の中央凹部に搭載されているバブルメモ讐テップ１に駆
動磁界を与えるためのものであり、そのため更にバブル
メモリチップｌに接近して駆動コイルを壱回できれば駆
動磁界効率が改善されまた少い駆動電流で済む筈であり
、本発明はこのような発想に基づいてなされたものであ
る。゛（２）発明の目的 本発明は駆動磁界効率を従来より高めることを目的とし
てなされたもので進歩した多層配線磁器基板技術を用い
て基板内に駆動コイルを形成するものであり、これによ
りバブルメモリチップと駆動コイルとの間隔が細り、高
効率化を実現したものである。
以下図面により本発明を説明する。
（４）発明の構成
本発明は進歩した多層配線技術を利用して基板内にＸ方
向コイルとＹ方向コイルからなる駆動ｌコイルを形成す
るもので、グリーンシート形成技斬、スクリーン印刷技
術、位置合はせ技術などが必簀となる。
向コイルとＹ方向コイルからなる駆動ｌコイルを形成す
るもので、グリーンシート形成技斬、スクリーン印刷技
術、位置合はせ技術などが必簀となる。
第４図は本発明にか＼る磁気バブル基板の断面図であっ
て、下部基板９と点線で示した上部基板ｌＯとを比較す
ると、駆動コイルパターン部は上下対称であるが、下部
基板には第ｉｌｌに示すような磁気メモリチップの導体
パターンと駆動コイル用導体パターンが端子部１１ｆｉ
で印刷配線されている・ なお端子部１１にはリードフレームのリード端子が溶着
されて外部回路との接続がて赤るようになりている。
て、下部基板９と点線で示した上部基板ｌＯとを比較す
ると、駆動コイルパターン部は上下対称であるが、下部
基板には第ｉｌｌに示すような磁気メモリチップの導体
パターンと駆動コイル用導体パターンが端子部１１ｆｉ
で印刷配線されている・ なお端子部１１にはリードフレームのリード端子が溶着
されて外部回路との接続がて赤るようになりている。
さて下部基板９は次のようｋして形成される。
白金（Ｐｉ）％パラジウム（Ｐｄ）のような卑属導体ペ
ーストを用い印刷配線法によりコイルの配線パターン１
２を作ると共にコイル用スルーホール１３を形成し数百
度で仮焼きして落馬を作る◎このようにして各層剤の基
板が作られ、次に積層して下層基板９が作られるがスル
ーホール部の相互接続は不完全であるのでスルーホール
部にはこれより僅かに直径の大きな金（人ｕ）、バッジ
ラム（Ｆｄ）或はこれらの合金よりなる導体ボール１４
を充填して行うのがよく、加圧した状態で約１０（３０
ｔ）Ｃ″１？１？鋳成とにより下部基板９ができ上る。
ーストを用い印刷配線法によりコイルの配線パターン１
２を作ると共にコイル用スルーホール１３を形成し数百
度で仮焼きして落馬を作る◎このようにして各層剤の基
板が作られ、次に積層して下層基板９が作られるがスル
ーホール部の相互接続は不完全であるのでスルーホール
部にはこれより僅かに直径の大きな金（人ｕ）、バッジ
ラム（Ｆｄ）或はこれらの合金よりなる導体ボール１４
を充填して行うのがよく、加圧した状態で約１０（３０
ｔ）Ｃ″１？１？鋳成とにより下部基板９ができ上る。
次に下層基板９の中央凹部に共晶ボンディング１１にヨ
）バブルメモリチップ１を搭載した後、下層基板上に印
刷配線された導体パターンとワイヤボンディングにより
回路接続し、次に上部基板１０を位置合わせして接合さ
せるが、この場合もスルーホール部は導体ボール１４を
介して数百直で熱圧着することにより相互の導通を行わ
しめる。このようにすることにより駆動コイルを基板内
に備えた磁気バブルメモリパッケージを形成することが
できる。
）バブルメモリチップ１を搭載した後、下層基板上に印
刷配線された導体パターンとワイヤボンディングにより
回路接続し、次に上部基板１０を位置合わせして接合さ
せるが、この場合もスルーホール部は導体ボール１４を
介して数百直で熱圧着することにより相互の導通を行わ
しめる。このようにすることにより駆動コイルを基板内
に備えた磁気バブルメモリパッケージを形成することが
できる。
（５） その他の実施例
次に平面コイル（フラットフェイストコイル）を用いて
駆動コイルを形成した場合について説明する。
駆動コイルを形成した場合について説明する。
ル１５とＹ方向フィル１６とを直交させたもので、コイ
ルが平板状に作られているために本発明にか・−る多層
印刷配線基板により製作する場合に工数的に容易である
。
ルが平板状に作られているために本発明にか・−る多層
印刷配線基板により製作する場合に工数的に容易である
。
また平面コイルを用いる場合は交叉するコイルの中央部
だけでなくコイルの４隅１７の位置にバブルメそりチッ
プを搭載することができるし、また基板に導体層を設け
れば、す７レクシ璽ン効来が得られる。
だけでなくコイルの４隅１７の位置にバブルメそりチッ
プを搭載することができるし、また基板に導体層を設け
れば、す７レクシ璽ン効来が得られる。
第６図はこの実施方法の説明図で下部基板１８は中央に
導体層がありその上に印刷配線回路が形成された絶縁層
よりなり、この上にバブルメモリチップ１を搭載した後
この上に平面コイルからなる駆動コイル１９を備えた上
部基板を接合すればよい。
導体層がありその上に印刷配線回路が形成された絶縁層
よりなり、この上にバブルメモリチップ１を搭載した後
この上に平面コイルからなる駆動コイル１９を備えた上
部基板を接合すればよい。
この場合は下部基板１８の導体層を反射面として駆動；
イル１９の鏡偉２０枦できる。
イル１９の鏡偉２０枦できる。
なおこのような平面フィルの使用は多層配線技術の製作
が容易なことから本発明の実施に適すると言える。
が容易なことから本発明の実施に適すると言える。
（６）発明の効果
本穐明は磁界効率を高めることを目的としてなされたも
ので、ソレノイドコイルを形成する実施例の場合、バブ
ルメモリチップと駆動コイルとの距離が短縮できたため
駆動磁界を形成するに必要な電流値を従来の５００ｍＡ
から２２０ｍＡに下げることができ、これにより駆動コ
イルの消費電力を従来の２０％である０、１４Ｗにまで
減少させることができた。
ので、ソレノイドコイルを形成する実施例の場合、バブ
ルメモリチップと駆動コイルとの距離が短縮できたため
駆動磁界を形成するに必要な電流値を従来の５００ｍＡ
から２２０ｍＡに下げることができ、これにより駆動コ
イルの消費電力を従来の２０％である０、１４Ｗにまで
減少させることができた。
更に本発明の利益は基板の材料としてアルミナを用いて
いるため熱伝導がよく、そのためコイル電流値の減少と
相まって高効率化を達成することができた。
いるため熱伝導がよく、そのためコイル電流値の減少と
相まって高効率化を達成することができた。
また駆動コイルが基板内に形成されているためにパッケ
ージの小型化が達成された。
ージの小型化が達成された。
第１１Ｗは従来のバブルメモリ基板の正面図、第２図は
斜視図、第３１囚および（ハ）は基板にＹ方向およびＸ
方向コイルを挿着した状態を示す斜視図、第４図は本発
明にか＼る磁気基板の断面図、第５図は平面コイルを用
いた駆動コイルの斜視図また第６図は平面コイルを用い
たバブルメモリの構成図である。 図において１はバブルメモリチップ、３は基板、７．１
６はＹ方向コイル、８．１５はＸ方向コイル、９は下部
基板、１０は上部基板、１２はコイルｌの配線パターン
、１３はスルーホール、１４は導体ボール、１９は駆動
コイル、２０はこの鏡像Ｏ ′！５５図 第６１２１Ｉ
斜視図、第３１囚および（ハ）は基板にＹ方向およびＸ
方向コイルを挿着した状態を示す斜視図、第４図は本発
明にか＼る磁気基板の断面図、第５図は平面コイルを用
いた駆動コイルの斜視図また第６図は平面コイルを用い
たバブルメモリの構成図である。 図において１はバブルメモリチップ、３は基板、７．１
６はＹ方向コイル、８．１５はＸ方向コイル、９は下部
基板、１０は上部基板、１２はコイルｌの配線パターン
、１３はスルーホール、１４は導体ボール、１９は駆動
コイル、２０はこの鏡像Ｏ ′！５５図 第６１２１Ｉ
Claims (1)
- 耐熱性絶縁材料からなる基板上に磁気パプルメ篭りチッ
プが搭載され、これに駆動コイルが装置されてなる磁気
パブルメ篭りパッケージにおいて、誼鼻気バブルメモリ
チップを中心として駆動コイルが多層配線を施された基
板内に形成されていることを特徴とする磁気バブルメモ
リ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190358A JPS5894184A (ja) | 1981-11-27 | 1981-11-27 | 磁気バブルメモリ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190358A JPS5894184A (ja) | 1981-11-27 | 1981-11-27 | 磁気バブルメモリ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5894184A true JPS5894184A (ja) | 1983-06-04 |
| JPS6357879B2 JPS6357879B2 (ja) | 1988-11-14 |
Family
ID=16256854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190358A Granted JPS5894184A (ja) | 1981-11-27 | 1981-11-27 | 磁気バブルメモリ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894184A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468269U (ja) * | 1990-10-26 | 1992-06-17 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140439A (en) * | 1975-05-29 | 1976-12-03 | Hitachi Ltd | Magnetic bubble device |
| JPS5255334A (en) * | 1975-10-30 | 1977-05-06 | Nec Corp | Magnetic bubble memory brain |
| JPS52122054A (en) * | 1976-04-06 | 1977-10-13 | Fujitsu Ltd | Magnetic babble driving coil |
-
1981
- 1981-11-27 JP JP56190358A patent/JPS5894184A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140439A (en) * | 1975-05-29 | 1976-12-03 | Hitachi Ltd | Magnetic bubble device |
| JPS5255334A (en) * | 1975-10-30 | 1977-05-06 | Nec Corp | Magnetic bubble memory brain |
| JPS52122054A (en) * | 1976-04-06 | 1977-10-13 | Fujitsu Ltd | Magnetic babble driving coil |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6357879B2 (ja) | 1988-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600221B2 (en) | Semiconductor device with stacked semiconductor chips | |
| JP2002514014A (ja) | チップ積層体およびそれの製造方法 | |
| JP2001196529A (ja) | 半導体装置及びその配線方法 | |
| JP2606110B2 (ja) | 多層基板およびその製造方法 | |
| JP2001188891A (ja) | 非接触型ｉｃカード | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JP2000299542A (ja) | 積層型回路基板およびその製造方法 | |
| JPS5894184A (ja) | 磁気バブルメモリ基板 | |
| JPH0258793B2 (ja) | ||
| JP2001177049A (ja) | 半導体装置及びｉｃカード | |
| JP4614302B2 (ja) | ハイブリット型ｉｃカードおよびその製造方法 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JP3269506B2 (ja) | 半導体装置 | |
| JPH06350025A (ja) | 半導体装置 | |
| JPS5853854A (ja) | 高密度ｌｓｉパツケ−ジ | |
| JPH01226192A (ja) | 混成集積回路装置 | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JPS61259533A (ja) | 半導体装置 | |
| JPS6153854B2 (ja) | ||
| CN118538853A (zh) | 显示模组及其制备方法 | |
| JPH0297042A (ja) | 電子部品搭載用基板 | |
| JP3032124U (ja) | 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ | |
| JP2000269389A (ja) | 半導体装置 | |
| JPS63140675U (ja) | ||
| JPS58114497A (ja) | セラミツク多層回路基板およびその製造方法 |