JPS589436B2 - 電子楽器におけるエンベロ−プ信号発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明は電子楽器におけるエンベロープ信号発生装置に
関するものである。

従来、キーを押す毎にキーイング信号と音高電圧信号と
を発生させ、キーイング信号でエンベロープ信号発生器
を駆動させることと、音高電圧信号でキーに対応する楽
音信号を発生させることとを行ない、楽音信号にエンベ
ロープ信号で変調を加えてエンベロープを有する楽音を
得ることは知られている。

このものにおいては１つのキーの抑圧を維持していると
き、他のキーを押してもキーイング信号発生器は駆動さ
れないので新たにキーイング信号は出力されない。

従って、他のキーの押圧で得られる楽音信号は先｝こ押
されたキーにより発生するエンベロープ信号で変調を受
け、楽音としては不自然なものとなる。

従って、キーの抑圧毎にキーイング信号を発生させれば
夫々エンベロープ信号が発生してエンベロープ信号で変
調を受けた楽音信号が得られるわけであるが、第１図ａ
に示すエンベロープ信号に８いてデケイレベルが高い時
期に新たにエンベロープ信号が発生してもアタックａ′
が途中から始まるため、そのアタック効果は小さく、こ
れもまた不自然な楽音となる。

また、第１図ｂに示すエンベロープ信号に２いてサステ
インレベルを維持シているとき、新たにエンベロープ信
号が発生するとしてもアタック変調が全く力口わらない
こととなり不自然な楽音となる等の不都合があった。

本発明はこのような場合にも新たにアタックを有するエ
ンベロープ信号を発生し得るようにしたもので、押され
たキーに対応する音高電圧を発生する鍵盤回路の出力端
子を、コンパレーターの一刀の入力端子に接続し、その
出力端子を抵抗及び直列接続した２つのゲートを介して
記憶用コンデンサとバツファ回路とに接続し、該バツフ
ァ回路の出力端子を前記コンパレーターの他力の入力端
子に接続し、前記前力のゲートの制御極には前記コンパ
レーターの２つの入力端子の電位が略等しくなったとき
作動するウインドコンバレーターの出力端子を遅延回路
を介して接続し、他力のゲートの制御極には前記鍵盤回
路の出力信号でキーイング信号を出力するキーイング信
号発生回路の出力端子を接続して成るサンプルホールド
回路を備える式のものに８いて、単安定マルチバイブレ
ーターを設け、該単安定マルチバイブレーターの入力端
子に前記遅延回路の出力端子とキーイング信号発生回路
の出力端子とを接続し、その一力の出力端子の出力信号
でエンベロープ信号発生回路をアクツクすることと、他
力の出力端子の出力信号で該エンベロープ信号発生回路
のコンデンサの急速放電回路を閉成するようにしたこと
を特徴とする。

以下本発明の実施例を別紙図面について説明する。

第２図｛こ８いて、２０は押されたキーに対応する電圧
を発生する鍵盤回路を示し、該鍵盤回路２０は電源２１
に定電流回路２２を介して直列接続した複数個の抵抗２
３，２３・・・と、これら抵抗２３， ２３・・・の接
続点に連らなる接点２４．２４・・・と、これら接点２
４，２４・・・に対向するキーの押圧で接続されるキー
スイッチ２５．２５・・・とからなり、これらキースイ
ッチ２５，２５・・・は一端に３いて共通に接続して出
力端子２０ａを導出させた。

該出力端子２０ａはコンパレーター２６の一方の入力端
子とキーイング信号発生回路２７とに接続した。

前記コンパレーター２６の出力端子は抵抗８４第１ゲー
ト２９及び第２ゲート３０を介して記憶用コンデンサ３
１とバツファ回路３２とに接続した。

該コンデンサ３１は他端に旧いて接地し、バツファ回路
３２の出力端子３２ａはコンパレーター２６の他力の入
力端子に接続した。

そして、前記キーイング信号発生回路２７の出力端子は
ダイオード３３を介して第２ゲート３０の制御極に接続
した。

２８は第１ゲート２９に並列に接続した抵抗を示す。

コンパレーター２６の出力端子は更（こウインドコンパ
レーター３４、遅延回路３５及びダイオード３６を介し
て第１ゲート２９の制御極に接続した。

コンパレーター２６はＯＰアンプからなる。第１第２ヶ
−１−２９．３０及びバツファ回路３２はＦＥＴからな
る。

キーイング信号発生回路２７はＯＰアンプを用いたコン
パレーターからなり、出力端子２０ａに連らなる入力端
子は抵抗値の大きい抵抗２７ａを介して負電源２７ｂに
接続した。

ウインドコンパレーター３４は入力端子３７を順方向の
第１ダイオード３８と第１トランジスタ３９と第１抵抗
４０を介して負電源４１と、逆方向の第２ダイオード４
２と第２トランジスタ４３と第２第３抵抗４４ ．４５
とを介して正電源４６とに接続し、前記第１トランジス
タ３９と第１抵抗４０との接続点４７と前記正電源４６
との間に第３トランジスタ４８をエミツクとコレククと
で接続し、そのコレクタから出力端子４９を導出させる
と共に、そのベースを第２第３抵抗４４，４５の接続点
に接続し、第１第２トランジスタ３９．４３のベースに
基準電圧＋Ｖ１， −Ｖ，を加えて成り、基準電圧＋Ｖ
１，−Ｖ１は電源電圧＋■１，−■１から抵抗５０ ，
５１ ，５２を介して降下して与えるようにした。

しかし、基準電圧＋■１，−■１は厳密１こは第１第２
トランジスタ３９．４３のベース・エミツタ間の電圧降
下及び第１第２ダイオード３８．４２の順方向電圧降下
を考慮して定めなければならないが、ここではそれほど
の厳密さは要求されないので、＋Ｖ１，−Ｖ１を基準電
圧と考えて充分である。

遅延回路３５はコンデンサ５３、抵抗５４及びダイオー
ド５５からなり、後記詳述するが第３図Ａのようにウイ
ンドコンパレーター８４の出力が得られるとき、該遅延
回路３５の出力は仝図Ｂに示すようになる。

今、記憶用コンデンサ３１がある電位に充電されており
、この電位に対応した出力電圧Ｖｏｕｔが、バッファ３
２の出力端子３２ａに得られているとする。

ここで何れかのキースイッチ２５を閉じ、音高に対応す
る電圧Ｖｉｎがコンパレーター２６に入力されるとすれ
は、 １．） Ｖｉｎ＞Ｖｏｕｔ ２．） Ｖｉｎ ＜ Ｖｏｕｔ ３．） Ｖｉｎ 一Ｖｏｕｔ の３つの場合が生ずる。

以下夫々について説明する。

１．）Ｖｉｎ＞Ｖｏｕｔ この場合、コンパレータ２６の一人力端子には第５図Ａ
１こ示すように音高に対応する電圧Ｖｉｎが入力し、そ
の出力端子からは第５図Ｂに示すようにＨ（＋１ ５Ｖ
）が出力される。

この出力Ｈとウインドコンパレーター３４の基準電圧＋
Ｖ１，−Ｖ１との間にはＨ＞ ｌ Ｖ１ｌの関係にある
ので、該ウインドコンパレーター３４の出力はＨ（＋１
５ ｖ ）となり、第１ゲート２９を導通し、第２ゲ
ート３０はキースイッチ２５の押圧と共にキーイング信
号発生器２７から発生するキーイング信号で導通ずる。

かくて、コンパレーター２６の出力は抵抗８４、第１ゲ
ート２９及び第２ゲート３０を介して記憶コンデンサ３
１に充電される。

そして、その充電によりバツファ３２の出力Ｖｏｕｔが
第５図Ｃに示すように増加して遅延時間Ｔ後Ｖｏｕｔ−
Ｖｉｎになった時この電圧はコンパレーター２６に帰還
されるので、コンパレーター２６の出力は第５図Ｂに示
すようにＶｉｎ ＋Ｖｋ Ｃ Ｖ ，ｌ’Ｖｉｎとなる
。

（Ｖｋは第１ゲート２９、第２ゲート３０、バツファ３
２による変動電圧。

）このとき、ウインドコンパレーター３４に８，いては
■Ｉｎ＋■ｋ〈１■１１の関係が成立し、該ウインドコ
ンパレーター３４の出力は第３図ＡのようにＬ（−１５
Ｖ）となり、第１ゲート２９は非導通となる。

かくてコンパレーター２６の出力端子は抵抗２８及び第
２ゲート３０を介してコンデンサ３１に連らなり、Ｖｉ
ｎ＝Ｖｏｕｔを維持する。

２） Ｖｉｎ＜Ｖｏｕｔ この場合仝コンパレーター２６の出力はＬ（ １５ｖ）
となりウインドコンパレーター３４，の出力がＨで第１
ゲート２９は導通し、第２ゲート３０はキーイング信号
により導通し、コンデンサ３１の充電電位はこれら第１
第２ゲート２９．３０を介して放電される。

そしてＶｉｎ一Ｖｏｕｔの関係が成立したとき１）の場
合と同様に第１ゲート２９が非導通となって抵抗２８を
介してＶ ｉ ｎ ＝ Ｖｏｕ’ｔが維持される。

３．） Ｖｉｎ＝Ｖｏｕｔ この場合は１）及び２．）に旧いてＶｉｎ＝Ｖｏｕｔと
なった場合と同じで、そのままの状態が維持される。

次にキースイッチ２５が開路されると、その瞬間にキー
イング信号発生回路２７の出力はＬとなり、第２ゲート
３０は非導通になると同時に、コンパレーター２６の出
力はＬ、ウインドコンパレーター３４の出力はＨとなる
。

かくて、第３図Ｂに示すように遅延回路３５の遅れた出
力が■２に達すると該第１ゲート２９は導通する。

このようにしてキースイッチ２５を閉じた瞬間に第１第
２ゲート２９．３０は導通して記憶用コンデンサ３１は
Ｖｉｎ＝Ｖｏｕｔとなるように速やかに充電される。

そしてＶｉｎ＝Ｖｏｕｔが成立したとき、第１ゲート２
９は非導通となり、次でキースイッチ２５を開らくとそ
の瞬間に第２ゲート３０が非導通となり、それに遅れて
第１ゲート２９が導通し、次にキースイッチ２５を閉じ
る場合に備えられる。

第２図に８いて６０は単安定マルチバイブレーターを示
し、該安定マルチバイブレータ−６０はコレクタ・ベー
ス結合した一対のトランジスタ６０ａ，６０ｂからなり
、その入力端子６０ｃ、即ちトランジスタ６０ａのベー
スにキーイング信号発生回路２７の出力端子２７ｃに接
続すると共に遅延回路３５の出力端子３５ａを微分回路
６１を介して接続した。

そして、該単安定マルチバイブレータ−６０の一力の出
力端子６０ｄ即ちトランジスタ６０ａのコレククをエン
ベロープ信号発生回路６２の入力端子６３に、他力の出
力端子６０ｅ即ちトランジスタ６０ｂのコレククを該エ
ンベロープ信号発生回路６２のコンデンサ６４に接続し
て急速放電回路６５を構成させた。

エンベロープ信号発生回路６２はスイッチ素子６６とダ
イオード６７とからなるコンデンサ６４の充電回路６８
とダイオード６９と抵抗７０，７１とからなる放電回路
７２とダイオード７３を介してトランジスタ６０ｂのコ
レククに接続した前記急速放電回路６５とからなり、こ
れら放電回路７２．６５は互に連動する切換スイッチ７
４，７５により適宜に切換え接続することにより各種の
エンベロープ信号が得られるようにした。

エンベロープ信号発生回路６２の入力端子６３をスイッ
チ素子６６の制御極に接続する回路には微分回路７６を
介入し、単安定マルチバイブレーク−６０のトランジス
タ６０ａが導通したとき生するコレクク電位の降下によ
り負のパルスを発生させてスイッチ素子６６を極めて短
い時間（エンベローブ信号のアタックタイムに相当する
）開き、その間にダイオード６７を介してコンデンサ６
４を充電するようにした。

コンデンサ６４の充電端子はＦＥＴ７７のゲートに接続
し、該コンデンサ６４の充電電位でこれを制御してソー
スから導出させた出力端子７８にエンベロープ信号を得
るようにした。

切換スイッチ７４ ．７５は夫々３段の切換型からなり
、各段の切換Ｅこより後記詳述する３つのエンベロープ
信号が得られる。

かくして、今、キースイッチ２５を閉じると出力端子２
０ａから第４図Ａ１こ示すように押されたキーに対応す
る音高電圧Ｖｘが出力される。

そしてキーイング信号発生回路２７の出力端子２７ｃに
は第４図Ｂ１こ示すキーイング信号が得られ、そのまま
単安定マルチバイブレーク−６０のトランジスタ６０ａ
のベース６０ｃに力口えられる。

一力、遅延回路３５の出力端子３５ａには第４図Ｃに示
す出力が得られ、微分回路３１を介して第４図Ｄに示す
負のパルスＰ１がトランジスタ６０ａのベース６０ｃに
加えられる。

かくて、パルスＰ１が消失した後、キーイング信号〔第
４図Ｂ〕のみがベース６０ｃに加わり、該トランジスタ
６ ０ ａをＯＮする。

これに伴ない前刀のトランジスタ６０ｂはＯＦＦされ、
トランジスタ６０ａ，６０ｂのコレクク電位は第４図Ｆ
，Ｅのようになる。

かくて、トランジスタ６０ａのコレククに発生する電位
変化〔第４図Ｆ〕のネガティブエツジｆ１部分が微分回
路７６を介して負のパルスでスイッチ素子６６を開らき
ダイオード６７を介してコンデンサ６４を充電する。

今、切換スイッチ７４．７５が第１接点ａ，ａ位置にあ
ると、充電の完了後該コンデンサ６４はダイオード６９
、抵抗７０，７１を介して放電され、出力端子７８に第
４図Ｇにｇ１で示すエンベロープ信号が得らわる。

次にキーの押圧を解くと音高信号、キーイング信号が消
失し、遅延回路３５の出力は前記したように遅れて立上
る。

前記したように切換スイッチ７４．７５が第１接点ａ，
ａに切換えられているときはキースイッチ２５のＯＦＦ
後にどいて、放電回路７２の閉成が維持されて第４図Ｇ
に示すように緩除な放電が行われる。

また、切換スイッチ７４．７５が第２接点ｂ，ｂに切換
えられているときは、キーの押圧を維持している間放電
回路７２の閉成が維持されるが、キーの押圧を解くと、
トランジスタ６０ａが非導通となり、トランジスタ６０
ｂか導通されることにより急速放電回路６５が閉成され
て急速放電か行なわれ、エンベロープ信号は第４図Ｈに
ｈ１で示すようになる。

また、切換スイッチ７４ ．７５が第３接点Ｃ，Ｃに切
換えられているときは、キーの押圧が維持されている間
、放電回路は閉成されないのでサステインレベルを維持
し、キーの押圧を解いたとき、トランジスタ６０ｂの導
通により急速放電回路３５が閉成されて急速放電が行な
われ、第４図■の１１で示すエンベロープ信号が得られ
る。

尚、抵抗７０は可変抵抗からなり、この場合その抵抗値
は極く小さくしてある。

次に伺れかのキーを押すと同様にして第４図Ｇ，Ｈ，Ｉ
にｇ２，ｈ２，１２で示すようにエンベロープ信号が出
力され始める。

続いて先に押したキーの抑圧を維持したままの状態で高
音側のキーを押すと音高電圧は第４図Ａに示すように変
化する。

キーイング信号は第４図Ｂのように出力され続ける。

かくて音高電圧が変化すると、コンパレークー２６の出
力は前記第３図ＡＪこついて述べたようにＨとなり、遅
延回路３５の出力は第３図Ｂに示したように遅れて立上
り、ｔ時間後の■２において第１スイッチ素子２９をＯ
Ｎし、コンデソサ３１が充電されてＶｉｎ−Ｖｏｕｔに
なると、遅延回路３５の出力は第４図Ｃに示すように立
下り、第４図ＰにＰ３で示すパルスがトランジスタ６０
ａのベースに加えられる。

かくて該トランジスタ６ ０ ａは非導通となり、トラ
ンジスタ６０ｂに導通する。

このとき、コレクク６０ｅとベース６０ｃの間に接続し
たコンデンサ６０ｆの充電電位は略Ｏでキーイング信号
により図示の極性に充電され始める。

そしてその充電電位が所定電位に達するとトランジスタ
６０ａが導通し、トランジスタ６０ｂは非導通となる。

このトランジスタ６０ａが導通するまでの時間ブ，に３
いてトランジスタ６０ｂを介して急速放電回路６５が閉
成される。

従って、切換ス１ツチ７４，７５が第２第３切換位置ｂ
ｂ，ｃｃにあるときは第４図Ｈ，Ｉにｈ２．１２で示す
ように急速放電ｈ２′，１２′が行なわれ、トランジス
タ６０ａの導通で充電回路６８が閉成さわて新たなエン
ベロープ信号ｈ３，ｉ３が得られる。

尚、エンベロープ信号ｈ３，ｉ３は他のキーを押した時
点からＴ２時間遅れて発生することになるが、その時間
は比較的短く音楽的効果を減少せしめることはない。

また、切換スイッチ７４ ．７５を第１切換位置ａａ，
とするときは、急速放電回路６５が閉成されないので第
４図Ｇに示すようにその前に発生したエンベローフｌ吾
号ｇ２の途中からエンベロープ信号ｇ３が発生すること
になる。

バツファ一回路３２の出力端子３２ａは電王制御型発振
器７９に連らなり、その出力端子は電圧制御型フィルタ
８０、電圧制御型増幅器８１及び増幅器８２を介してス
ピーカー８３に連らなる。

エンベロープ信号出力端子７８は前記電圧制御型フィル
タ８０及び電圧制御型増幅器８１の制御極に連らなる。

このように本発明によるときは、１つのキーの押圧を維
持している状態において他のキーを押しだとき、遅延回
路の出力端子に得られる信号で単安定マルチバイブレー
ターを反転してエンベロープ信号発生回路の急速放電回
路を閉成してコンデンサの急速放電を行なわせて後、前
記単安定マルルバイブレーターを正転させてコンデンサ
の再充電を行ない新たにエンベロープ信号を形成せしめ
るようにしたので、常に充分なアタック効果が得られ、
自然な楽音が得られる効果がある。

【図面の簡単な説明】

第１図Ａ，Ｂは従来装置により得られるエンベロープ信
号線図、第２図は本発明の実施の一例の回路図、第３図
Ａ，Ｂ及び第４図Ａ・・・・・・■はその作動を説明す
る線図第５図Ａ，Ｂ ，Ｃは回路各部の電圧を示す線図
である。

Claims (1)

【特許請求の範囲】
1. １ 押されたキーに対応する音高電圧を発生する鍵盤回
   路の出力端子をコンパレーターの一力の入力端子に接続
   し、その出力端子を抵抗及び直列接続した２つのゲート
   を介して記憶用コンデザとバツファ回路とに接続し、該
   バツファ回路の出力端子を前記コンパレーターの他力の
   入力端子に接続し、前記前力のゲートの制御極には前記
   コンパレーターの２つの入力端子の電位が略等しくなっ
   たとき作動するウインドコンパレーターの出力端子を遅
   延回路を介して接続し、他力のゲートの制御極には前記
   鍵盤回路の出力信号でキーイング信号を出力するキーイ
   ング信号発生回路の出力端子を接続して成るサンプルホ
   ールド回路を備える式のものにおいて、単安定マルチバ
   イブレーターを設け、該単安定マルチバイブレーターの
   入力端子に前記遅延回路の出力端子とキーイング信号発
   生回路の出力端子とを接続し、その一力の出力端子の出
   力信号でエンベロープ信号発生回路をアクックすること
   と、他力の出力端子の出力信号で該エンベロープ信号発
   生回路のコンデンサの急速放電回路を閉成するようにし
   たことを特徴とする電子楽器に８けるエンベロープ信号
   発生装置。