JPS5892018A - 簡易定電圧装置 - Google Patents
簡易定電圧装置Info
- Publication number
- JPS5892018A JPS5892018A JP56191387A JP19138781A JPS5892018A JP S5892018 A JPS5892018 A JP S5892018A JP 56191387 A JP56191387 A JP 56191387A JP 19138781 A JP19138781 A JP 19138781A JP S5892018 A JPS5892018 A JP S5892018A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- switching
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、安定化電源のための、閉ループを構成するス
イッチング電源回路に関する。
イッチング電源回路に関する。
一般に使用される、閉ループをもったスイッチング安定
化電源回路を第１図に示す、囚はバッテリー悸の安定化
されていない入力電源端子、（８）は安定化され九出力
電源端子である。（１）Ｆｉ制御回路で、（２）〜（６
）に電源を供給する回路用安定化電源であシ、ツェナー
等の通常のドロッパ一方式の電源である。（！）はスイ
ッチング周波数を決める発振器、（３）は発振器（２）
によりトリガーされるのこぎり波発奮工 主回路、（４）ρこぎり波が入力される電圧比較器であ
る。一方電圧比較器（４）Ｋは、出力電圧から可変抵抗
器■、（９）を介して取り出され九出力と基準電圧発生
器（７）の出力とが入力される差動アンプ（５）で得ら
れえ■電圧を入力し、のこぎシ波発生回路（３）ののこ
ぎ〉波を前記■電圧に対応し九デエティの波形に整形し
、インバータ（６）、抵抗（ｒ、）を介してスイッチン
グ素子としてのトランジスタ（Ｑ２）、および出力トラ
ンジスタ（Ｑ、）を導通させ、トクンジゑ夕（Ｑ、）の
コレクタに得られた姐形波出力をダイオード（Ｄ、）、
インダクタ（Ｌ、）、コンデンｆ、（Ｃ，）で構成され
るフィル／ （ＩＩ） Ｋて平滑してその電圧を噛子（
６）に出力する閉ループを構成する。これにより、出力
段の電位が設定電位より低くなれば、差動アンプ（ｓ）
、電圧比較器（４）を介してトランジスタ（Ｑ、）の等
過デエティを大きくし、高くなれば、トランジスタ（Ｑ
、）の導通デユティを小さくするように＃作する。
化電源回路を第１図に示す、囚はバッテリー悸の安定化
されていない入力電源端子、（８）は安定化され九出力
電源端子である。（１）Ｆｉ制御回路で、（２）〜（６
）に電源を供給する回路用安定化電源であシ、ツェナー
等の通常のドロッパ一方式の電源である。（！）はスイ
ッチング周波数を決める発振器、（３）は発振器（２）
によりトリガーされるのこぎり波発奮工 主回路、（４）ρこぎり波が入力される電圧比較器であ
る。一方電圧比較器（４）Ｋは、出力電圧から可変抵抗
器■、（９）を介して取り出され九出力と基準電圧発生
器（７）の出力とが入力される差動アンプ（５）で得ら
れえ■電圧を入力し、のこぎシ波発生回路（３）ののこ
ぎ〉波を前記■電圧に対応し九デエティの波形に整形し
、インバータ（６）、抵抗（ｒ、）を介してスイッチン
グ素子としてのトランジスタ（Ｑ２）、および出力トラ
ンジスタ（Ｑ、）を導通させ、トクンジゑ夕（Ｑ、）の
コレクタに得られた姐形波出力をダイオード（Ｄ、）、
インダクタ（Ｌ、）、コンデンｆ、（Ｃ，）で構成され
るフィル／ （ＩＩ） Ｋて平滑してその電圧を噛子（
６）に出力する閉ループを構成する。これにより、出力
段の電位が設定電位より低くなれば、差動アンプ（ｓ）
、電圧比較器（４）を介してトランジスタ（Ｑ、）の等
過デエティを大きくし、高くなれば、トランジスタ（Ｑ
、）の導通デユティを小さくするように＃作する。
安定化電圧が２種類いる場合は、第１図の構成が２系統
必要となシ、回路が複雑になり、コストも上る。
必要となシ、回路が複雑になり、コストも上る。
本発明は２種類の電圧が比較的近い場合、例えば５ｖと
７ｖの場合は、閉ループを構成するスイッチング電Ｉ！
ＩＩｌ路の出力段のスイッチング出力のデエテ４を一定
時闇遅延させて、別のデユティをもった出力を形成し、
これを閉ループ構ＵＯ出力とは別の第２の出力として使
用するようにした簡易定電ＥＥ装置を擾察するもので、
スイッチング電源の効率を確保しながら非常に簡単に第
２の電源を得るようにしたものである。
７ｖの場合は、閉ループを構成するスイッチング電Ｉ！
ＩＩｌ路の出力段のスイッチング出力のデエテ４を一定
時闇遅延させて、別のデユティをもった出力を形成し、
これを閉ループ構ＵＯ出力とは別の第２の出力として使
用するようにした簡易定電ＥＥ装置を擾察するもので、
スイッチング電源の効率を確保しながら非常に簡単に第
２の電源を得るようにしたものである。
以下本発明の一実施例を図面に基づいて説明する。いま
、２種類の電源として５■と６．５ｖを必要とし、５ｖ
Ｆｉ第１図に示す通常の閉ループ構成のものを使用し、
６．５Ｖの電源については、第２図に示すトランジスタ
（Ｑ、）（Ｑ４）を閉ループを構成しないで使用する。
、２種類の電源として５■と６．５ｖを必要とし、５ｖ
Ｆｉ第１図に示す通常の閉ループ構成のものを使用し、
６．５Ｖの電源については、第２図に示すトランジスタ
（Ｑ、）（Ｑ４）を閉ループを構成しないで使用する。
すなわち、（Ｑ、）Ｆｉ第１図の出方トランジスタ（Ｑ
、）と同様入力電源端子囚に接続され死別の出力トラン
ジスタで、そのペースは抵抗（ｒ４）を介してトランジ
スタ（Ｑ４）に接続され、このトランジスタ（Ｑ４）の
ベースは抵抗（ｒ４）を介して第１図の出力トランジス
タ（Ｑ、）のコレクタに接続され、また出力トランジス
タ（Ｑｓ）のコレクタはダイオード（Ｄ、）、インダク
タ（Ｌ２）、コンデンｆ （Ｃ，）で構成されるフィル
タ（ロ）を介して出力電源端子（Ｃ）に接続される。
、）と同様入力電源端子囚に接続され死別の出力トラン
ジスタで、そのペースは抵抗（ｒ４）を介してトランジ
スタ（Ｑ４）に接続され、このトランジスタ（Ｑ４）の
ベースは抵抗（ｒ４）を介して第１図の出力トランジス
タ（Ｑ、）のコレクタに接続され、また出力トランジス
タ（Ｑｓ）のコレクタはダイオード（Ｄ、）、インダク
タ（Ｌ２）、コンデンｆ （Ｃ，）で構成されるフィル
タ（ロ）を介して出力電源端子（Ｃ）に接続される。
次にその動作について説明するが、説明を簡易化する丸
めにスイッチング素子としてのトランジスタ（Ｑ４）の
導通時電圧ロスおよび出力段、フィルタＱ９でのロスを
無視する。入力電圧ψ、を１５Ｖとすると、トランジス
タ（Ｑ、）のコレクタの出力電圧のデ、 ？ イＦｉ５
／１５＝３３すなわち３３憾テ、出力ｖ、Ｆｉｓｖトナ
っている。第３図（（イ）は出力トランジスタ（Ｑ、）
のコレクタ波形を示し、一点鎖線ＦｉｖＢを示す、トラ
ンジスタ（Ｑ、）の出力で抵抗（ｒ６）を介してトラン
ジ！（Ｑ４）を−過させると、トランジスタ（Ｑ４）の
導通時開は第３図（Ｉ：ｌ）に示すように後部エツジが
ｔ、で示す時間だ叶増加する。これはトランジスタ導通
状ｌからベース電流を零にし死後にトランジスタが完全
に非導通になるまでの回復時間に相当し、（Ｑ４）のト
ランジスタの種類、（ｒｙ）の抵抗値によシＯ０１〜歇
声ｓｔで変化させられる。出力トランジスタ（Ｑ、）の
導通時開はトランジスタ（Ｑ４）と同様にトランジスタ
（Ｑ、）の回復時間の丸めにｔＤで示す時間だけさらに
デエティが大きくなる。従ってｔ ｄ＋ ｔ ｐが１．
５．３とすると、出力電源端子（６）の出力電圧Ｖ、が
５ｖで、出力電源端子（０の出力電圧ｖｃの設定値をＫ
なるので、ｔ、＃５μｓである。いま入力電源噛子（４
）の入力電圧−ｖＡの変化をｌθ〜２０Ｖとすると、１
５ＶでｔＢ＝５ｘ８になるｔ、を決めると ５＝ｍから
ｔ、 ＝ｌ ５１１ｓ１５【。
めにスイッチング素子としてのトランジスタ（Ｑ４）の
導通時電圧ロスおよび出力段、フィルタＱ９でのロスを
無視する。入力電圧ψ、を１５Ｖとすると、トランジス
タ（Ｑ、）のコレクタの出力電圧のデ、 ？ イＦｉ５
／１５＝３３すなわち３３憾テ、出力ｖ、Ｆｉｓｖトナ
っている。第３図（（イ）は出力トランジスタ（Ｑ、）
のコレクタ波形を示し、一点鎖線ＦｉｖＢを示す、トラ
ンジスタ（Ｑ、）の出力で抵抗（ｒ６）を介してトラン
ジ！（Ｑ４）を−過させると、トランジスタ（Ｑ４）の
導通時開は第３図（Ｉ：ｌ）に示すように後部エツジが
ｔ、で示す時間だ叶増加する。これはトランジスタ導通
状ｌからベース電流を零にし死後にトランジスタが完全
に非導通になるまでの回復時間に相当し、（Ｑ４）のト
ランジスタの種類、（ｒｙ）の抵抗値によシＯ０１〜歇
声ｓｔで変化させられる。出力トランジスタ（Ｑ、）の
導通時開はトランジスタ（Ｑ４）と同様にトランジスタ
（Ｑ、）の回復時間の丸めにｔＤで示す時間だけさらに
デエティが大きくなる。従ってｔ ｄ＋ ｔ ｐが１．
５．３とすると、出力電源端子（６）の出力電圧Ｖ、が
５ｖで、出力電源端子（０の出力電圧ｖｃの設定値をＫ
なるので、ｔ、＃５μｓである。いま入力電源噛子（４
）の入力電圧−ｖＡの変化をｌθ〜２０Ｖとすると、１
５ＶでｔＢ＝５ｘ８になるｔ、を決めると ５＝ｍから
ｔ、 ＝ｌ ５１１ｓ１５【。
となる、従って
ｖＡ＝ｘｓｖ ｔｖ ト＊ ｖ。＝ｓｖｘＬ１＝ｓ、ｓ
ｖ５μ ■Ａ＝ｌＯｖノトキｖ。＝ｓｖｘμ■」ｔ＝ ６．ＯＶ
７．５μ５ ＶＡ＝２０Ｖ Ｏトキｖ。＝ｓｖｘ ３．７５旦１巨＝
７．□ｙ３．７５μｓ すなわち、ｖＡの変化に対して第４図に示すように茗干
の傾斜を有するが、１０〜２０Ｖの変化で６．５＋Ｃ，
５Ｖの範囲内に収まる程度の安定化電源特性を有する。
ｖ５μ ■Ａ＝ｌＯｖノトキｖ。＝ｓｖｘμ■」ｔ＝ ６．ＯＶ
７．５μ５ ＶＡ＝２０Ｖ Ｏトキｖ。＝ｓｖｘ ３．７５旦１巨＝
７．□ｙ３．７５μｓ すなわち、ｖＡの変化に対して第４図に示すように茗干
の傾斜を有するが、１０〜２０Ｖの変化で６．５＋Ｃ，
５Ｖの範囲内に収まる程度の安定化電源特性を有する。
以上本発明によれば、常に簡単な＊ｅ、により比較的安
定し走路２の電源を得ることができ、１粱上極めて有効
である。
定し走路２の電源を得ることができ、１粱上極めて有効
である。
第１図は従来の閉ループをもったスイッチング安定化電
源回路の構成図、第２図は第１図に追加接続される本発
明の要部の一実施例を示す構成図、。 第３図はその各部の波形図、第４図は本発明の入出力電
圧特性図である。 （Ｑ、）（Ｑ、）・−・出力トランジスタ、（Ｑ２）（
Ｑ４）・・・トランジスタ（スイッチング素子） 、（
３）・・・のこぎシ波発生回路、（４）・・・電圧比較
器、（５）・・・差動アンプ、（８）（ロ）・・・フィ
ルタ、（９）・・・町変抵抗器代理人 森 本
義 弘 ７横昭５８−９２０１８（３’） 第１図 第２図
源回路の構成図、第２図は第１図に追加接続される本発
明の要部の一実施例を示す構成図、。 第３図はその各部の波形図、第４図は本発明の入出力電
圧特性図である。 （Ｑ、）（Ｑ、）・−・出力トランジスタ、（Ｑ２）（
Ｑ４）・・・トランジスタ（スイッチング素子） 、（
３）・・・のこぎシ波発生回路、（４）・・・電圧比較
器、（５）・・・差動アンプ、（８）（ロ）・・・フィ
ルタ、（９）・・・町変抵抗器代理人 森 本
義 弘 ７横昭５８−９２０１８（３’） 第１図 第２図
Claims (1)
- 【特許請求の範囲】 ｔｐループを構成するスイッチング電源回路の出力段の
スイッチング出力のデエティを一定時陶遅延させる手段
を設け、該手段で形成された別のデエテイをもった出力
を前記閉ループ構成の出力とは別の第２の出力として使
用するようにし九ことを特徴とする簡易定電圧装置。 １ 遅延手段を、閉ループのスイッチング出力段の出力
を波形整形すると同時に、等適状―からペース電流を零
にしても非導通になるまでの一復時闇を利用して前記出
力段の出力デ鼻ティを大きくすることが可能なトランジ
スタで構成し九ことを特徴とする特許請求の範囲第１項
記載の簡易定電圧装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191387A JPS5892018A (ja) | 1981-11-27 | 1981-11-27 | 簡易定電圧装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191387A JPS5892018A (ja) | 1981-11-27 | 1981-11-27 | 簡易定電圧装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892018A true JPS5892018A (ja) | 1983-06-01 |
Family
ID=16273748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191387A Pending JPS5892018A (ja) | 1981-11-27 | 1981-11-27 | 簡易定電圧装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892018A (ja) |
-
1981
- 1981-11-27 JP JP56191387A patent/JPS5892018A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436550A (en) | AC-DC converter having saw-tooth wave generating circuit in active filter | |
| US4434408A (en) | Oscillator having capacitor charging and discharging controlled by non-saturating switches | |
| JPS5892018A (ja) | 簡易定電圧装置 | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| US3445788A (en) | Pulse-width modulation circuits | |
| JPH05292735A (ja) | 降圧型スイッチングレギュレータ | |
| EP0339480A2 (en) | Variable frequency multivibrator | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPS635296Y2 (ja) | ||
| JPS5918745Y2 (ja) | 可変周波発生回路 | |
| JPH0385014A (ja) | Ｐｗｍ／ｄｃ電圧変換回路 | |
| JPH0418255Y2 (ja) | ||
| JPH0321082Y2 (ja) | ||
| JPS5829635Y2 (ja) | 同期発振回路 | |
| JPH0212752Y2 (ja) | ||
| JPS591004B2 (ja) | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ | |
| JPH0628854Y2 (ja) | 負荷に鋸歯状波電流を流す回路 | |
| SU744514A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
| JPS60207454A (ja) | スイツチングレギユレ−タ | |
| JPH01106622A (ja) | 充電比較回路 | |
| JPS5985085U (ja) | 電源回路 | |
| JPH10312172A (ja) | 表示回路 | |
| JPS62182817A (ja) | 集積回路 | |
| JPS6324710A (ja) | 双安定マルチバイブレ−タ | |
| JPS623520A (ja) | 遅延回路 |