JPS5895985A - インバ−タ出力電圧制御装置 - Google Patents
インバ−タ出力電圧制御装置Info
- Publication number
- JPS5895985A JPS5895985A JP56194900A JP19490081A JPS5895985A JP S5895985 A JPS5895985 A JP S5895985A JP 56194900 A JP56194900 A JP 56194900A JP 19490081 A JP19490081 A JP 19490081A JP S5895985 A JPS5895985 A JP S5895985A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- value
- output voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はインバータ出力電圧制御装置に関し、その目的
とするところは負荷変動にともなう出力電圧変動を抑制
すること憾ある。
とするところは負荷変動にともなう出力電圧変動を抑制
すること憾ある。
第1図は、か−る出力変動抑制手段を備えたインバータ
の出力電圧制御装置の一般的な構成例を示す。1はサイ
リスタ、トランジスタなどの半導体からなるインバータ
であり、これの出力電圧・はパルス位相制御部2を介し
て電圧調節器3によって制御される。電圧調節器3は図
示されていない設定器からの電圧設定値rと、変成器4
.整流器Sおよびフィルタを介して取り出された出力電
圧検出値V、!:の偏差に例えば比例積分演算を施すこ
とにより、パルス位相制御部2のための制御信号をつく
りだす。
の出力電圧制御装置の一般的な構成例を示す。1はサイ
リスタ、トランジスタなどの半導体からなるインバータ
であり、これの出力電圧・はパルス位相制御部2を介し
て電圧調節器3によって制御される。電圧調節器3は図
示されていない設定器からの電圧設定値rと、変成器4
.整流器Sおよびフィルタを介して取り出された出力電
圧検出値V、!:の偏差に例えば比例積分演算を施すこ
とにより、パルス位相制御部2のための制御信号をつく
りだす。
このように構成された電圧制御ループにより高n *
+c ’It圧が設定値どおりに保たれる。しかしなが
ら、負荷の急激に大きく変化した場合は電圧制御系はす
ぐには追従しきれず、このために過渡的にはかなり大き
な電圧制御偏差が生じる。これを抑制するために変流器
7および整流器8を介して取り出された電流検出値が微
分回路9によって微分され、これが補設定入力として電
圧調節器3に導かれる。例えば負荷電流が急増すると、
出力電圧が過渡的に異常低下するのでこれを抑制すべく
、微分回路9からは一時的に電圧設定値を高めるような
補設定人力が電圧−筒器3に与えられる。負荷電流の急
減に対しては逆に一時的に電圧設定値を高めるような補
設定入力が電圧調節器3に与えられる。このようにして
効果的に過渡的な出力電圧変動を抑制することができる
。
+c ’It圧が設定値どおりに保たれる。しかしなが
ら、負荷の急激に大きく変化した場合は電圧制御系はす
ぐには追従しきれず、このために過渡的にはかなり大き
な電圧制御偏差が生じる。これを抑制するために変流器
7および整流器8を介して取り出された電流検出値が微
分回路9によって微分され、これが補設定入力として電
圧調節器3に導かれる。例えば負荷電流が急増すると、
出力電圧が過渡的に異常低下するのでこれを抑制すべく
、微分回路9からは一時的に電圧設定値を高めるような
補設定人力が電圧−筒器3に与えられる。負荷電流の急
減に対しては逆に一時的に電圧設定値を高めるような補
設定入力が電圧調節器3に与えられる。このようにして
効果的に過渡的な出力電圧変動を抑制することができる
。
しかしながら、このような出力電圧抑制手段はインバー
タ2が単相インバータである場合には、贅ft器8から
微分回路9に導かれる電流検出器は三相インバータに比
べると非常に大きなリップルを有するため、微分回路9
は電流急変時と同じように動作してしまい、電圧制御系
′に悪影響をもたらす。これを避けるためにリップルを
吸収するフィルタを整流器8の出力部に挿入すると、そ
のフィルタ時定数は、負荷変動にともなう出力電圧の過
渡変動μ制が十分に発揮てきないほど大きなものとなる
。
タ2が単相インバータである場合には、贅ft器8から
微分回路9に導かれる電流検出器は三相インバータに比
べると非常に大きなリップルを有するため、微分回路9
は電流急変時と同じように動作してしまい、電圧制御系
′に悪影響をもたらす。これを避けるためにリップルを
吸収するフィルタを整流器8の出力部に挿入すると、そ
のフィルタ時定数は、負荷変動にともなう出力電圧の過
渡変動μ制が十分に発揮てきないほど大きなものとなる
。
本発明の目的は、出力電流検出用変痒器の出力を整流し
た波形が大きなリップルを有するような場合にも(とく
に単相インバータの場合にも)上述の如き問題なしに過
渡的な出力変動を抑制できる装置を提供することにある
。
た波形が大きなリップルを有するような場合にも(とく
に単相インバータの場合にも)上述の如き問題なしに過
渡的な出力変動を抑制できる装置を提供することにある
。
この目的は、本発明によれば、特許請求の範囲に記載の
構成により達成される。
構成により達成される。
以下、第2図に示す本発明装置の要部を示す回路図であ
る。
る。
第2図は、本発明にしたがって、第1図に示すインバー
タ9に置き換えて使用される回路部分について示してお
り、第1図の整流器8の出力が、一方では破線で示され
る公知のピーク値ボールド回路lOに導かれ、他方では
それぞれフィルタ11゜12を介してコンパレータ13
,14に導かれている。
タ9に置き換えて使用される回路部分について示してお
り、第1図の整流器8の出力が、一方では破線で示され
る公知のピーク値ボールド回路lOに導かれ、他方では
それぞれフィルタ11゜12を介してコンパレータ13
,14に導かれている。
フィルタ11.12の時定数は応答遅れが問題になるほ
ど大きくは選ばれていない。ピーク値ホールド回路10
の出力電圧は分−圧抵抗15.16に印加される〇整f
L器8の出力電圧は、コンパレータ13では分圧器15
からの上限設定値と比較され、才だコンパレータ14で
は分圧器16からの下限設定値と比較される。
ど大きくは選ばれていない。ピーク値ホールド回路10
の出力電圧は分−圧抵抗15.16に印加される〇整f
L器8の出力電圧は、コンパレータ13では分圧器15
からの上限設定値と比較され、才だコンパレータ14で
は分圧器16からの下限設定値と比較される。
コンパレータ13,14の出力はそれぞれ単安定回路1
7.18に導かれる。単安定回路17.18はコンパレ
ータ13,14の作動時に一定時間だけ動作する。
7.18に導かれる。単安定回路17.18はコンパレ
ータ13,14の作動時に一定時間だけ動作する。
両岸安定回路17.18の出力は比較増幅器19に差動
的に入力される。この比較増幅器19の出力は分圧抵抗
20によりゲイン調整されて補設定人力ΔVとして電圧
調節器3に入力される。
的に入力される。この比較増幅器19の出力は分圧抵抗
20によりゲイン調整されて補設定人力ΔVとして電圧
調節器3に入力される。
ピーク値ホールド回路のホールド用コンデンサ困分圧抵
抗器15.16との放電時定数は、インバータ出力電流
のピーク値をゆるやかに追跡するように十分大きく遺ば
れている。両分圧抵抗15.16によって、整流器8の
出力電圧の上、下限値が設定される◎下限値との比較を
行なうフンパレータ14に導かれる整流器8の出力電圧
は、インバータ1が単相イン′/(−夕の場合、半周期
毎に零点を遡するので、このときコンパレータ14が応
答しないように下方レベルの底上げを行なうフィルタ1
2が設けられている。このフィルタ12は、正常運転状
態においてコンパレータ14が応答しないように整流器
8の出力電圧に対して下方レベルの底上げを行なってコ
ンパレータ14に導く例えばリミッタ回路の如き手段に
置き換え得る。これに対して、上限値との比較を行なう
コンパレータ13の人力郡のフィルタ11またはそれ相
当の機能を有する要素は省略可能である。
抗器15.16との放電時定数は、インバータ出力電流
のピーク値をゆるやかに追跡するように十分大きく遺ば
れている。両分圧抵抗15.16によって、整流器8の
出力電圧の上、下限値が設定される◎下限値との比較を
行なうフンパレータ14に導かれる整流器8の出力電圧
は、インバータ1が単相イン′/(−夕の場合、半周期
毎に零点を遡するので、このときコンパレータ14が応
答しないように下方レベルの底上げを行なうフィルタ1
2が設けられている。このフィルタ12は、正常運転状
態においてコンパレータ14が応答しないように整流器
8の出力電圧に対して下方レベルの底上げを行なってコ
ンパレータ14に導く例えばリミッタ回路の如き手段に
置き換え得る。これに対して、上限値との比較を行なう
コンパレータ13の人力郡のフィルタ11またはそれ相
当の機能を有する要素は省略可能である。
上述のようにすることにより、負荷の定常状態もしくは
ゆっくりした変動に対しては、整流器8の出力電圧は分
圧抵抗15.16でその都度設定されている上、下限値
の範囲内にあって、コンバレー413.14の出力はい
ずれも零で、単安定回w&17 。
ゆっくりした変動に対しては、整流器8の出力電圧は分
圧抵抗15.16でその都度設定されている上、下限値
の範囲内にあって、コンバレー413.14の出力はい
ずれも零で、単安定回w&17 。
18も作動せず、比較増幅器19の出力も零である。
負荷電流iが急増すると、これにともなう整流′a8の
出力電圧の変化に対して、ピーク値ホールド回路を介し
て分圧抵抗15.16から得られる上。
出力電圧の変化に対して、ピーク値ホールド回路を介し
て分圧抵抗15.16から得られる上。
下限設定値はすぐにはその変化に追従しないために、コ
ンパレータ13に導かれる整流wh8の出力電圧が分圧
抵抗15からの上限設定値を上回る。これによりコンパ
レータ13が動作して単安定回路17を動作させる。一
方、コンパレータ14の出力は変化せず、したがって単
安定回路18の出力は零電位にある。したがって、単安
定回路17が動作している間、比較増幅器19の出力端
には単安定回路17の出力極性とは反対の極性を持つ一
定の電圧が現われる。この電圧が分圧抵抗20によりあ
らかじめ調整されたゲインにて取り出され、これが補設
定人力Δ■として第1図の電圧調節器3に導かれる。
ンパレータ13に導かれる整流wh8の出力電圧が分圧
抵抗15からの上限設定値を上回る。これによりコンパ
レータ13が動作して単安定回路17を動作させる。一
方、コンパレータ14の出力は変化せず、したがって単
安定回路18の出力は零電位にある。したがって、単安
定回路17が動作している間、比較増幅器19の出力端
には単安定回路17の出力極性とは反対の極性を持つ一
定の電圧が現われる。この電圧が分圧抵抗20によりあ
らかじめ調整されたゲインにて取り出され、これが補設
定人力Δ■として第1図の電圧調節器3に導かれる。
これによって、電圧調節器3にとっては電圧設定値が高
められたことになり、電圧−節1s3はパルス位相制御
ユニット2を介してインバータ1に出力電圧を高める作
用をする。この結果、負荷電流急増にともなう過渡的な
インバータの出力電圧の異常低下が抑制される。補設定
人力Δ■は、ピーク値ホールド回路10のコンデンサ室
よび分圧抵抗15.16の抵抗値によって決Iる時定数
にしたがって上、下限値が整流器8の出力電圧に対応す
るまで追いついたときコンパレータ13が元の状態に戻
るO 逆に負荷電流の急減に対してはコンパレータ14が動作
して単安定回路18を動作させるので、比較増幅器19
は、負荷電流の急増の場合とは逆の極性の出力電圧を発
生し、この出力電圧が分圧抵抗20を介して補設定人力
ΔVとして取り出されて電圧−筒器3に与えられる。こ
の場合に補設定人力ΔVは等価的に電圧設定値を引き下
げる作用をもたらす。これによって負荷の急減にともな
うインバータ出力電圧の過渡的な異常上昇が抑制される
。
められたことになり、電圧−節1s3はパルス位相制御
ユニット2を介してインバータ1に出力電圧を高める作
用をする。この結果、負荷電流急増にともなう過渡的な
インバータの出力電圧の異常低下が抑制される。補設定
人力Δ■は、ピーク値ホールド回路10のコンデンサ室
よび分圧抵抗15.16の抵抗値によって決Iる時定数
にしたがって上、下限値が整流器8の出力電圧に対応す
るまで追いついたときコンパレータ13が元の状態に戻
るO 逆に負荷電流の急減に対してはコンパレータ14が動作
して単安定回路18を動作させるので、比較増幅器19
は、負荷電流の急増の場合とは逆の極性の出力電圧を発
生し、この出力電圧が分圧抵抗20を介して補設定人力
ΔVとして取り出されて電圧−筒器3に与えられる。こ
の場合に補設定人力ΔVは等価的に電圧設定値を引き下
げる作用をもたらす。これによって負荷の急減にともな
うインバータ出力電圧の過渡的な異常上昇が抑制される
。
なお、負荷電流が低レベルにあるときは負荷電流が急変
してもインバータ出力電圧にそれはどの影響を与えない
ので、負荷電流が低レベルにあるときは補設定人力ΔV
を強制的に零に保つ手段を付加するとよい。これによっ
て、過補償のおそれを避けることができる。か−る手段
としては、例えばピーク値ホールド回路1oの出力電圧
を監視してこれが所定の限界値を下回っている間は調節
器3への補設定人力Δ■の伝達を阻止する例えばスイッ
チ素子を用いれがよい。
してもインバータ出力電圧にそれはどの影響を与えない
ので、負荷電流が低レベルにあるときは補設定人力ΔV
を強制的に零に保つ手段を付加するとよい。これによっ
て、過補償のおそれを避けることができる。か−る手段
としては、例えばピーク値ホールド回路1oの出力電圧
を監視してこれが所定の限界値を下回っている間は調節
器3への補設定人力Δ■の伝達を阻止する例えばスイッ
チ素子を用いれがよい。
以上のように、本発明によれば、インバータが単相であ
って出方電流の整形波形が大きなリップを有するような
場合にも適用可能なインバータ出力電圧変動抑制回路を
構成することができる。
って出方電流の整形波形が大きなリップを有するような
場合にも適用可能なインバータ出力電圧変動抑制回路を
構成することができる。
′a1図は従来装置の一例を示す回路図、第2図は本発
明装置一実施例の要部を示す回路図である。 1・・・インバータ、2・・・パルス位相制御手段、3
・・・電圧−筒器、7・・・変流器、8・・・整流器、
10・・・ピーク値ホールド回路、12・・・フィルタ
、13.14・・・比較回路、15.16・・・分圧回
路、17〜2o・・・補諏設定入力形成回路。 才l 侶 1 第2口
明装置一実施例の要部を示す回路図である。 1・・・インバータ、2・・・パルス位相制御手段、3
・・・電圧−筒器、7・・・変流器、8・・・整流器、
10・・・ピーク値ホールド回路、12・・・フィルタ
、13.14・・・比較回路、15.16・・・分圧回
路、17〜2o・・・補諏設定入力形成回路。 才l 侶 1 第2口
Claims (1)
- 1)インバータの出力電圧検出値を電圧設定値に一致さ
せるべく、インバータのパルス位相制御手段に作用する
電圧−筒器を備えたインバータ出力域圧制@装置におい
て、インバータ出力電流を検出する変流器と、この変流
器の出力を整流する整流器と、この整流器の出力を導か
れるピーク値ホールド回路と、このピーク値ホールド回
路の出力電圧を輿なる2つの係数で分圧して上限値」よ
び下限値を設定する分圧回路と、この分圧回路からの上
限値および下限値のそれぞれと前記整流器の出力電圧と
を比較する比較回路と、前記比較回路の下限値との比較
を行なう回路部分に導かれる前記整流器出力電圧に対し
て下方レベルの底上げを行なうフィルタの如きレベル調
整手段と、前記比IIR回路に出力に応答して整流器出
力電圧が上−値を上回ったときには等価的に電圧設定値
を高めゝる極性を持ち、下限値を下回ったときは等価的
に電圧設定値を低くする極性を持つよ゛うな補設定入力
を前記電圧調節器に与える補設定入力形成回路とを設け
ることを特徴とするインバータ出力電圧制御装置・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194900A JPS5895985A (ja) | 1981-12-03 | 1981-12-03 | インバ−タ出力電圧制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194900A JPS5895985A (ja) | 1981-12-03 | 1981-12-03 | インバ−タ出力電圧制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895985A true JPS5895985A (ja) | 1983-06-07 |
Family
ID=16332192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194900A Pending JPS5895985A (ja) | 1981-12-03 | 1981-12-03 | インバ−タ出力電圧制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895985A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003012282A (ja) * | 2001-06-26 | 2003-01-15 | Tomita Takeshi | 多用途ジャッキ |
-
1981
- 1981-12-03 JP JP56194900A patent/JPS5895985A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003012282A (ja) * | 2001-06-26 | 2003-01-15 | Tomita Takeshi | 多用途ジャッキ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4346342A (en) | Current limiting voltage regulator | |
| US3391330A (en) | Direct current power supplies with overload protection | |
| JPH0746834A (ja) | 電源装置 | |
| JPS5895985A (ja) | インバ−タ出力電圧制御装置 | |
| JP3215127B2 (ja) | スイッチング電源の制御回路 | |
| JP2597020Y2 (ja) | 直流き電電圧補償装置の制御回路 | |
| JPH0270261A (ja) | Dcチョッパ式可変定電圧電源装置 | |
| SU997009A1 (ru) | Система автоматического регулировани высокого напр жени | |
| JPH04222463A (ja) | 電力変換装置の電流指令回路 | |
| JPH0584524B2 (ja) | ||
| US4011497A (en) | Voltage/current regulated power supply for very high output currents | |
| JPH01152963A (ja) | 入力電流形pwm制御コンバータ | |
| JPS63121474A (ja) | 定電圧定周波数電源装置の並列運転制御方法 | |
| JPS5937888A (ja) | チヨツパ制御インバ−タ | |
| JPH057956B2 (ja) | ||
| JPH0332355A (ja) | 直流電源装置の制御回路 | |
| JP2596423Y2 (ja) | インバータの同期制御回路 | |
| JPH0398402A (ja) | 車両用電力変換装置 | |
| JPH0445440Y2 (ja) | ||
| JP2576144B2 (ja) | 同期発電機の自動電圧調整装置 | |
| JPS642546Y2 (ja) | ||
| JP2987842B2 (ja) | 電圧pwmインバータの制御方法 | |
| JPS6399764A (ja) | チヨツパ位相制限装置 | |
| JPH0145272Y2 (ja) | ||
| SU1068715A1 (ru) | Способ стабилизации напр жени транзисторного преобразовател посто нного напр жени и устройство дл его осуществлени |