JPS6399764A - チヨツパ位相制限装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、特に電力変換や電動機駆動用等に用いられる
チョッパ装置に用いてその過電流を制限するのに好適な
チョッパ位相制限装置に関する。

（従来の技術） 従来から、チョッパ装置の出力電圧を制御する方法とし
て、出力電圧の帰還信号と基準信号を比較し、その偏差
を増幅することにより位相制御信号を得、この位相制御
信号とランプ状の電圧波形（以下、ランプ電圧と称する
）を比較することにより、通流率を決定する方法が知ら
れている。

第９図はかかる従来のチョッパ位相制限装置のブロック
図で、特に位相制御信号Ｖｐとランプ電圧Ｖ。を比較し
通流率αを得る部分の構成を示すものである。抵抗器１
４を直列に接続したツエナ−ダイオード１５と演算増幅
器６、抵抗器２，３、コンデンサ７により構成される積
分回路によってランプ電圧発生部が構成され、基準クロ
ックパルスＦと同期して動作するアナログスイッチ８の
作用によりツェナーダイオード１５のツェナー電圧値、
抵抗器２の抵抗値、コンデンサ７の８二で決まる一定の
傾きを有するランプ電圧を発生する。

このランプ電圧発生部の出力信号Ｖ。は演算増幅器６か
ら導出され、抵抗器４を介してコンパレータ１０に送出
される。一方、電圧リミッタ９は位相制御信号Ｖ、に制
限を加え、制限された位相制御信号ＶＥ’　を送出し、
抵抗器５を介してコンパレータ１０に与える。コンパレ
ータ１０はランプ電圧を位相制御信号■６′と比較し位
相信号を送出する。ロジック回路１１はコンパレータ１
０からの位相信号に基づいて主回路スイッチング素子１
２に通流率αのゲート制御信号を与える。主回路スイッ
チング素子１２は入力電圧ＶＩＮの通流率αを制御して
出力電圧Ｖ。とじて送出する。

かかる構成において、ロジック回路１１に対しては、第
１０図（Ａ）に示すような周期Ｔの基準クロックパルス
Ｆが与えられるが、その結果この基僧クロックパルスＦ
の立上りに同期してアナログスイッチ８をオフとするた
め負のゲート電圧を開閉信号として与えるとともに、第
１０図（Ｃ）に示すように、主回路スイッチング素子１
２に対するゲート制御信号をオンする。この時点からラ
ンプ電圧発生部は第１０図（Ｂ）に示すように一定の傾
きのランプ電圧Ｖ。を発生し、これをコンパレータ１０
に与える。コンパレータ１０はランプ電圧Ｖｃと位相制
御信号Ｖお′を比較し、ランプ電圧Ｖｃが位相制御信号
Ｖ　Ｅ　’　と等しい値となった時点で出力を反転し、
これをロジック回路１１に与える。ロジック回路１１は
コンパレータ１０の出力信号の反転を検出してアナログ
スイッチ８をオンとするために開閉信号をオフするとと
もに、第１０図（Ｃ）に示すように、ゲート制御信号を
オフする。このゲート制御信号は主回路スイッチング素
子１２に与えられ、その通流率αを制御する。

第１０図に示すように、基準りＤツクパルスＦの立上が
り時点からランプ電圧Ｖｃと電圧リミッタをかけた後の
位相制御信号ＶＢ’が交差するまでの期間をｔ。Ｎとす
れば、主回路スイッチング素子１２０通流率αは α−ｔ　ＯＮ／　Ｔ　　　　　　・・・・・・・・・（
１）として得られる。すなわち、出力電圧Ｖ。が変動し
たり、位を目制御信号資を発生するための基準信号が変
化したりした場合、その偏差信号に起因する位Ｊ［Ｉ　
；Ｌ制御信号Ｖ６も変化し、出方電圧Ｖ。の帰還信号を
出力電圧基準信号に一致させるように通流率αも変化す
る。

一般に、出力電圧■。の整定精度を高めるために、通常
の偏差信号の増幅には積分回路が含まれている。このた
め、負荷増大や出力電圧基準信号の上昇が起きた場合位
相制御信号ＶＥが増大し、これが過大となった場合電圧
リミッタ９により制限値−■に抑制している。つまり、
このような場合には、通流率ａは最大であるα　　（＝
ＡＸ ｔＯＮＭＡＸ　／　”　）に固定される。ここで、位相
制御信号Ｖ　Ｅ　’　は電圧−■で一定値であり、ラン
プ電圧Ｖ。の傾きも一定であるので、通流率αＭＡＸは
一定値となる。

第１１図は周知の昇圧チョッパ装置の回路例を示すもの
であるが、入力電圧ＶＩＮからインダクタンスしのりア
クドル２５、分路接続のスイッチング素子２８、整流素
子２６、分路接続のコンデンサ２７を介して出力電圧Ｖ
。を得るに当り、出力電圧Ｖ。と基準電圧ｖ、８．との
間の偏差を誤差増幅器２９で検出し、位相制御回路３０
でこの誤差信号に基づく位相制御信号を発生し、パルス
増幅器３１を介してスイッチング素子２８の通流率を制
御して出力電圧Ｖ。を基準電圧■、８．に制御するよう
構成される。

かかる構成にあっては、ｔ　　　の期間に■ＩＮＮＭＡ
Ｘ ／Ｌの時定数で（Ｖ　　／Ｌ）　　ｔ　　　　までスイ
ッＩＮ　　　　　ＯＮＭΔＸ チング素子２８に流れる電圧Ｉｓが立上がる。また、故
障等により出力電圧■。の帰還信号が断となったり出力
電圧Ｖ　に対する基準信号Ｖｒ８ｒが上限値で飽和した
場合にも通流率はαＭＡＸに固定される。

（発明が解決しようとする問題点） ここで、通流率がαＭＡＸに固定されている時に入力電
圧ＶＩＮが変化した場合を考えてみる。第１１図に示し
た昇圧チョッパ装置の出力電圧Ｖ。

は Ｖ　　−Ｖ　　／（１−α）　　　　　・・・・・・（
２）ＯＩＮ で表され、またスイッチング素子２８に流れる電流Ｉｓ
は ！　ｓ　−（Ｖ　ＩＮ／　Ｌ　）　ｔ　ＯＮ　　　・・
・・・・（３）で表される。これらの関係式により、ｔ
ｏＮがｔｏＮＭ＾Ｘに固定されている時通流率αはαＭ
ＡＸに固定されるので、（２）式、（３）式によりＶＩ
Ｎが変化した場合出力電圧Ｖｏもスイッチング素子２８
に流れる電流Ｉ８も入力電圧ｖＩＨに比例して変化する
ことがわかる。すなわち、電池等を電源とした場合のよ
うに、入力電圧ｖＩＮが大幅に変化するような場合にお
いては、ｔ　　　、すなわちＮＭＡＸ 最大通流率αＭＡＸを入力電圧ＶＩＮの最高値に合わせ
て小さな値に設定すると、入力電圧の低下時には出力電
圧Ｖ。も低下してしまう。また、逆に入力電圧ＶＩＮの
最低値に合わせて設定した場合には最高時にスイッチン
グ素子２８に流れる電流■８の増加という問題が生じる
。

これらの問題に対しては出力電圧制限回路や電流制限回
路を個別に設けることにより最終的な保護を行なうこと
が可能であるが、本来通流率の制限によっても出力電圧
の制限や素子電流の抑制が行なわれなければならないの
で、保護の二重化が不十分となる。

上述のように、従来の技術においては、通流率の最大値
αＭＡＸが固定値となっているために、入力電圧ｖＩＮ
によって決まる通常の通流率の制御範囲に対して通流率
αＭＡＸが過大となる場合があり、故障等により位相制
御信号が飽和すると入力電圧ｖＩＮに応じて出力電圧が
過電圧となる。また、通常の制御時にも負荷急増時には
位相制御信号が飽和する可能性があり、（３）式のよう
にαＭＡＸと入力電圧ｖＩＨに比例した電流をスイッチ
ング素子に流す場合があるので、過電流となり問題とな
る。

従って、本発明の目的は、上記従来技術の問題点を解消
し、位相制御信号が飽和している時に入力電圧が変化し
ても出力電圧の制限値が変化せずしかもスイッチング素
子への過電流にも制限を行なうことを可能としたチョッ
パ位相制限装置を提供することにある。

〔発明の構成〕

（問題点を解決するための手段） 本発明は、スイッチング周波数を一定として逆流率を制
御することにより出力電圧を制御するチョッパの最大通
流率を、位相制御信号の飽和値とランプ電圧とを比較し
て得られる通流率の最大値を制限値として制限するチョ
ッパ位相制限装置において、チョッパの入力電圧を検出
し、この検出された入力電圧とチョッパの予め定められ
た出力電圧制限値とから最大通流率の制限値を演算し、
この最大通流率の制限値が得られるようにランプ電圧の
傾きを変化させる補正手段を備えたことを特徴とするも
のである。

（作　用） いま、第１１図に示す昇圧チョッパ装置を例にとって考
えるに、入力電圧ＶＩＮ’出力電圧Ｖｏ、通流率αの関
係は下式で表わされる。

ｖｏ−Ｖ、Ｎ／　（１−α）　　　・・・・・・（４）
ここで、出力電圧Ｖｏを最大値Ｖ。ＭＡＸに制限するよ
うなαをα　　とすると、ある入力電圧ｖＩＨにＭＡＸ 対して Ｖ　ＯＭＡＸ−Ｖ　ＩＮ／　（１−（Ｚ　ＭＡＸ　）　
　　”’　”’　（５）が成立する。（５）式より入力
電圧ｖＩＨの変化に対し、αＭＡＸも変化させることに
よりＶ。）ＩＡＩを一定に保てることがわかる。

本発明のチョッパ位相制限装置は以上の原理に基づき、
入力電圧に応じてランプ電圧の傾きを変化させ、それに
よりチョッパ装置のスイッチング素子の通流率の最大値
を可変とすることにより、出力電圧を一定値に制限する
とともにスイッチング素子への過電流を防止するように
したものである。

（実施例） 以下、図面を参照しながら本発明の詳細な説明する。

第１図は本発明の一実施例に係るチョッパ位相制限装置
のブロック図である。この装置は第９図の装置を基本と
し、それに、入力端子ｖＩＮの値に応じてランプ電圧発
生部に与える電圧ＶＬを制御すべく位相制限値補正回路
１を設けたのが特徴である。

第１図の構成において、ランプ電圧Ｖｏと位相制限値補
正回路１の出力信号ＶＬとの関係はＶ　　−ＲＣＶｏ／
ｌｏＮ　　　−・−・−・・−（８）し で表される。ここで、Ｒは抵抗器２の抵抗値、Ｃはコン
デンサ７の容量値、ｔｏＮは積分時間である。

ここで、位相制御信号ＶＥが過大となり電圧リミッタ９
により電圧−Ｖに制限されている場合を考えると、ｖＥ
’−−Ｖであり、コンパレータ１０により第４図（Ｂ）
、（Ｃ）に示すように■。とＶ　′を比較することによ
りｔ　　　が決定されＥ　　　　　　　　　　　　　Ｏ
ＮＭＡＸルノテ、ｖ　　−ｖ　　’−−ｖ、１　−１　
　　　ヲＣＥ　　　　　　　　　　　　　　ＯＮ　　　
　　ＯＮＭＡＸ（６）式に代入すると以下の（７）式が
得られる。

ｖＬ　＝　−ＲＣＶ／ｌＯＮＭＡＸ　　　’・・・・・
（７）またａ　　　−ｔ　　　　／Ｔと表わせるので基
準りＭＡＸ　　　０ＮＨＡＸ ロックパルスＦの周期Ｔが一定の場合にはに、−−ＲＣ
Ｖ／Ｔと定義するとに１は定数となり、（７）式は Ｖ、＝に、／αＭＡＸ　　　　・・・・・・・・・（８
）と変形することができる。従って、（５）式よりα　
　を求め、（８）式に代入して得られるＶｔ。

ＭＡＸ を用いることによりＶｏＭＡＸを一定に保つことができ
る。つまり、（４）式に対してα−αＭＡＸを代入する
とＶ　　−Ｖ　　／（１−αＭＡｘ）となり、ＯＩＮ （５）式よりＶＯ＝ｖＯＭＡＸとなる。（５）式より求
めたαＭＡＸは α　　−”　ＩＮ／ｖＯ）ＩＡＩ　　　’・・・・・（
９）ＭＡＸ となるので、（８）式、（９）式により位相制限値補正
回路１は第２図のブロック図に示すようなゲイン構成で
表すことができる。

第３図は第２図に示したゲイン構成を具体的な回路構成
とした場合の位相制限値補正回路のブロック図である。

同図に示すように、入力電圧ＶＩＮは絶縁増幅器２２に
入力され、その出力は抵抗器１８．１９で分圧された後
除算器２３のＸ２入力端子に入力される。同時に、制御
電源電圧−Ｖｌは抵抗器１６．１７で分圧されて除算器
２３の２２入力端子に入力され、また制御電源電圧。

＋ｖ１は抵抗器２０．２１で分圧され除算器２３のＸ１
入力端子に入力される。抵抗器１８．１９による分圧比
は１／ＶｏＭＡ贅、抵抗器１６．１７による分圧比はに
１を、また抵抗器２０．２１による分圧比は定数“１′
をそれぞれ第２図におけるゲインおよび加減定数として
具体化したものである。除算器２３は Ｖｔ、　−（Ｚ２　　Ｚｌ　）　／　（Ｘｔ　　Ｘ２）
・・・・・・（１０） の演算を行なう。

このように構成することにより、入力電圧ＶＩＮに対し
て出力電圧をＶ　　に抑えるようなαＭＡＸＭＡＸ が生成されるので、出力電圧をＶｏＭＡＸに抑えること
力呵能となる。つまり、入力電圧”ＩＮに応じて出力電
圧Ｖ　の制限値が一定となるような”　ＭＡＸが設定さ
れるので、入力電圧ｖＩＮが変化しても通常の通流率α
の制御範囲に対してαＭＡＸが過大となることがない。

従って、故障等による位相制御信号の飽和時にも出力電
圧Ｖ。が過電圧にならず、通常の制御時にもスイッチン
グ素子が過電流となるのを防止することができる。

第６図は本発明の他の実施例に係るチョッパ位相制限装
置のブロック図である。同図構成の第１図構成と異なる
点は、位を口側限値補正回路１に対して基準クロックパ
ルスＦを入力していることであり、基準クロックパルス
Ｆの周期を変化させて使用するような用途に適用できる
。

すなわち、（７）式においてに２−−ＲＣＶと定義する
とＶ　　−Ｋ　　／ＴガＡＸとなる。

さらに、周期Ｔは周波数ｆを用いて１／ｆと表せるので
、ＶＬ−に２ｆ／αＭＡＸとなる。よって、周波数ｆに
比例した電圧で補正を加えることにより入力電圧ＶＩＮ
′の変動に対して出力電圧Ｖ。や主回路スイッチング索
子１２の過電流を制限することができる。

第７図は第６図の位相制限値補正回路１のゲイン構成を
示すブロック図である。同図中、Ｆ／Ｖ変換ブロックは
基準クロックパルスＦの周波数を電圧値に変換するもの
である。

一方、第８図は第７図のゲイン構成に基づき、これを具
体化した構成のブロック図である。同図構成の第３図構
成と異なる点は、Ｆ／Ｖ変換器２４により周波数ｆを電
圧に変換した後抵抗器１６．１７で定数に２に分圧する
構成としたことであり、他は第３図の構成例と同じであ
る。

第８図のように構成することにより、基準クロックパル
スＦを変化させ、たとえば周波数を上げて電圧制御系の
応答速度を上げたり、あるいは周波数を下げてスイッチ
ングロスを減らし効率を高めるという用途に対しても、
出力電圧Ｖ。をＶＯＨＡＸに抑えること力呵能となる。

このように入力端子に応じて主回路スイッチング素子１
２の通流率の最大値’　ＭＡＸを変化させることにより
、故障等により位相制御信号が飽和した場合でも入力電
圧ＶＩＮの大小にかかわらず出力電圧ＶｏをＶＯＨＡＸ
に抑えることができる。さらに、通常の制御状態におい
ても、αＭＡＸを常に制御範囲の上限に近づけての設定
が可能であるので、主回路スイッチング素子１２に流れ
る電流を抑制することもできる。

なお、上記各実施例ではチョッパとして昇圧チョッパを
用いた場合を例示したが、本発明の適用はこれに限定さ
れるものではなく、降圧チョッパについても同様の作用
を期待することができる。

降圧チョッパの場合には、入力電圧ＶＩＮと出力電圧Ｖ
　　および通流率αの関係はα−ｖｏ／ｖＩＮＯゝ で表されるので、出力電圧Ｖ　の制限値Ｖ。ＭＡＸに対
しては’　ＭＡＸ　”＝　ｖＯＭＡＸ／ｖＩＮとなり（
８）式と合わせて、第５図のブロック図に示すようなゲ
イン構成を得ることができる。つまり、入力電圧Ｖ　に
対して出力電圧ＶｏがＶ。ＭＡＸとなるようなＮ αＭＡＸが設定できるので、出力過電圧とスイッチング
素子の過電流の抑制が可能となる。

本発明によれば、直流電動機の界磁回路に用いるチョッ
パ装置等における故障時にもチョッパ装置をオフとする
必要がなく、本発明は界磁；Ａ２Ｂ圧、界磁喪失に対す
る対策に有効である。

〔発明の効果〕

本発明によれば、故障等により出力電圧が制限値に制限
されている状態で入力電圧が上昇しても出力電圧を制限
値に抑制することができ、さらに通流率の最大値が入力
電圧の上昇とともに減少するので、スイッチング素子の
過電流を防ぐことができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るチョッパ位相制限装置
のブロック図、 第２図は第１図の位相制限値補正回路のゲイン構成を示
すブロック図、 第３図は第２図の位相制限補正回路の具体例を示すブロ
ック図、 第４図は第１図の構成の作用を示すタイムチャート、 第５図は位相制限補正回路のゲイン構成の他の例を示す
ブロック図、 第６図は本発明の他の実施例に係るチョッパ位相制限装
置のブロック図、 第７図は第６図の位相制限補正回路のゲイン構成を示す
ブロック図、 第８図は第７図の位相制限補正回路の具体例を示すブロ
ック図、 第９図は従来のチョッパ位相制限装置のブロック図、 第１０図は第９図の構成の作用を示すタイムチャート、 第１１図は周知の昇圧チョッパ装置のブロック図である
。 １・・・位相制限補正回路、６・・・演算増幅器、８・
・・アナログスイッチ、９・・・電圧リミッタ、１０・
・・コンパレータ、１１・・・ロジック回路、１２・・
・主回路ス４　ソチング素子、１５・・・定電圧ダイオ
ード、２２・・・絶縁増幅器、２３・・・除算器、２４
・・・Ｆ／Ｖ変換器、２８・・・スイッチング素子、２
９・・・誤差増幅器、３０・・・位相制御回路、３１・
・・パルス増幅回路。 出願人代理人　　１ｉｉ、　　　藤　　−雄も　；　図 も２　図 胞３　図 ５４　図 色５　図 色７１２１ ◆ 汽８　図 汽９　図 Ｔ　　Ｖ′″′ ｔＯＮ　　　　ｔＯＮＭＡＸ 冗１０　図 名１１　　図

Claims (1)

1. 【特許請求の範囲】 １、スイッチング周波数を一定として通流率を制御する
   ことにより出力電圧を制御するチョッパの最大通流率を
   、位相制御信号の飽和値とランプ電圧とを比較して得ら
   れる通流率の最大値を制限値として制限するチョッパ位
   相制限装置において、チョッパの入力電圧を検出し、こ
   の検出された入力電圧とチョッパの予め定められた出力
   電圧制限値とから最大通流率の制限値を演算し、この最
   大通流率の制限値が得られるように前記ランプ電圧の傾
   きを変化させる補正手段を備えたことを特徴とするチョ
   ッパ位相制限装置。 ２、補正手段がチョッパのスイッチング素子のスイッチ
   ング周波数に基づいてランプ電圧の傾きを補正する手段
   を備えていることを特徴とする特許請求の範囲第１項に
   記載のチョッパ位相制限装置。