JPH0746834A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0746834A JPH0746834A JP5187901A JP18790193A JPH0746834A JP H0746834 A JPH0746834 A JP H0746834A JP 5187901 A JP5187901 A JP 5187901A JP 18790193 A JP18790193 A JP 18790193A JP H0746834 A JPH0746834 A JP H0746834A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power converter
- power supply
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000014509 gene expression Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 abstract description 31
- 239000003990 capacitor Substances 0.000 description 8
- 230000005669 field effect Effects 0.000 description 5
- 230000004043 responsiveness Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- OVSKIKFHRZPJSS-UHFFFAOYSA-N 2,4-D Chemical compound OC(=O)COC1=CC=C(Cl)C=C1Cl OVSKIKFHRZPJSS-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【目的】 ボード線図において周波数が大きくなるに従
いゲインが小さくなっても位相を進めることができる補
償器を備え、安定に動作する電源装置を提供する。 【構成】 電源４からの電圧を制御して負荷３に供給す
るための電力変換器２と、電力変換器２と負荷３との間
に接続されるフィルタ５と、電力変換器２を制御するた
めの制御器１０とを含み、制御器１０は入力として与え
られる電圧の指令値ｖr に対して、 【数４１】 を演算要素Ａとして、指令電圧ｖr から演算要素Ａの出
力を減算し、その差を電力変換器２に与える。
いゲインが小さくなっても位相を進めることができる補
償器を備え、安定に動作する電源装置を提供する。 【構成】 電源４からの電圧を制御して負荷３に供給す
るための電力変換器２と、電力変換器２と負荷３との間
に接続されるフィルタ５と、電力変換器２を制御するた
めの制御器１０とを含み、制御器１０は入力として与え
られる電圧の指令値ｖr に対して、 【数４１】 を演算要素Ａとして、指令電圧ｖr から演算要素Ａの出
力を減算し、その差を電力変換器２に与える。
Description
【０００１】
【産業上の利用分野】この発明は電源装置に関し、特
に、指令信号に応答した電圧を発生するような電源装置
に関する。
に、指令信号に応答した電圧を発生するような電源装置
に関する。
【０００２】
【従来の技術】一般的な電源装置は指令電圧ｖr に対し
て、出力電圧ｖ0 が高速かつ安定に追随するように設計
する必要がある。
て、出力電圧ｖ0 が高速かつ安定に追随するように設計
する必要がある。
【０００３】図１０はそのようなスイッチング電源装置
の電気回路図である。図１０において、制御器１には、
指令電圧ｖr が与えられるとともに、出力電圧ｖ0 がフ
ィードバック入力される。制御器１は指令電圧ｖr と出
力電圧ｖ0 との差としての制御信号ｕを電力変換器２内
の比較器２１の比較入力に与える。比較器２１の基準入
力には、三角波発生器２２から三角波信号が与えられ
る。比較器２１は制御信号と三角波信号とを比較し、制
御信号ｕのレベルに対応したパルス幅を有するパルス信
号をゲート駆動回路２３に与える。
の電気回路図である。図１０において、制御器１には、
指令電圧ｖr が与えられるとともに、出力電圧ｖ0 がフ
ィードバック入力される。制御器１は指令電圧ｖr と出
力電圧ｖ0 との差としての制御信号ｕを電力変換器２内
の比較器２１の比較入力に与える。比較器２１の基準入
力には、三角波発生器２２から三角波信号が与えられ
る。比較器２１は制御信号と三角波信号とを比較し、制
御信号ｕのレベルに対応したパルス幅を有するパルス信
号をゲート駆動回路２３に与える。
【０００４】ゲート駆動回路２３は、パワーＭＯＳ電界
効果トランジスタ２４のゲートに駆動パルスを与える。
パワーＭＯＳ電界効果トランジスタ２４のドレインはト
ランス２５の１次コイルを介して直流電源の正極側に接
続され、パワーＭＯＳ電界効果トランジスタ２４のソー
スと直流電源４の負極側は接地される。パワーＭＯＳ電
界効果トランジスタ２４は、そのゲートに与えられた駆
動パルスに応じて、オン，オフし、トランス２５の２次
コイルに昇圧（または降圧）されたパルス電圧を出力さ
せる。このパルス電圧は整流ダイオード２６，２７を介
してコイルＬとコンデンサＣとからなるフィルタ５によ
って平滑されて直流となり、その直流電圧が負荷３に供
給される。
効果トランジスタ２４のゲートに駆動パルスを与える。
パワーＭＯＳ電界効果トランジスタ２４のドレインはト
ランス２５の１次コイルを介して直流電源の正極側に接
続され、パワーＭＯＳ電界効果トランジスタ２４のソー
スと直流電源４の負極側は接地される。パワーＭＯＳ電
界効果トランジスタ２４は、そのゲートに与えられた駆
動パルスに応じて、オン，オフし、トランス２５の２次
コイルに昇圧（または降圧）されたパルス電圧を出力さ
せる。このパルス電圧は整流ダイオード２６，２７を介
してコイルＬとコンデンサＣとからなるフィルタ５によ
って平滑されて直流となり、その直流電圧が負荷３に供
給される。
【０００５】図１０に示したスイッチング電源装置は、
図１１に示すブロック線図で表すことができる。図１１
において、図１０のフィルタ５と負荷３は次の第（１）
式で表される。
図１１に示すブロック線図で表すことができる。図１１
において、図１０のフィルタ５と負荷３は次の第（１）
式で表される。
【０００６】
【数１２】
【０００７】この第（１）式より、ζ＜１である場合に
は、分母を実数で因数分解することができない。この場
合、フィルタ５と負荷３のボード線図は図１２に示すよ
うに、周波数が大きくなるにつれてゲインが大きくなる
のに位相が遅れるという部分が生ずる。
は、分母を実数で因数分解することができない。この場
合、フィルタ５と負荷３のボード線図は図１２に示すよ
うに、周波数が大きくなるにつれてゲインが大きくなる
のに位相が遅れるという部分が生ずる。
【０００８】このように、ゲインが大きくなるのに位相
が遅れることによる不安定に成りやすい部分を打消すた
めに、位相補償器を設けてゲインが小さくなるのに位相
が進むという部分を持たせる必要がある。
が遅れることによる不安定に成りやすい部分を打消すた
めに、位相補償器を設けてゲインが小さくなるのに位相
が進むという部分を持たせる必要がある。
【０００９】図１３は従来の位相補償器を設けたスイッ
チング電源装置の電気回路図である。この図１３に示し
たスイッチング電源装置は、出力電圧ｖ0 を位相補償帰
還要素６を介して増幅器７にフィードバックし、これと
指令電圧ｖr との差を増幅し、その増幅出力を比較器２
１で三角波発生器２２からの三角波信号と比較するよう
にしたものであり、それ以外の構成は図１０と同じであ
る。位相補償帰還要素６は抵抗Ｒ１１とコンデンサＣ１
１との並列回路と、接地された抵抗Ｒ１２とによって構
成され、抵抗Ｒ１１とコンデンサＣ１１の並列回路と抵
抗Ｒ１２の接続点の電圧が増幅器７に入力される。
チング電源装置の電気回路図である。この図１３に示し
たスイッチング電源装置は、出力電圧ｖ0 を位相補償帰
還要素６を介して増幅器７にフィードバックし、これと
指令電圧ｖr との差を増幅し、その増幅出力を比較器２
１で三角波発生器２２からの三角波信号と比較するよう
にしたものであり、それ以外の構成は図１０と同じであ
る。位相補償帰還要素６は抵抗Ｒ１１とコンデンサＣ１
１との並列回路と、接地された抵抗Ｒ１２とによって構
成され、抵抗Ｒ１１とコンデンサＣ１１の並列回路と抵
抗Ｒ１２の接続点の電圧が増幅器７に入力される。
【００１０】一方、この図１３では指令電圧ｖr から出
力電圧ｖ0 を見た伝達関数が次の第（２）式で表される
力電圧ｖ0 を見た伝達関数が次の第（２）式で表される
【００１１】
【数１３】
【００１２】この伝達関数は指令追従性を表すが、この
関係は複雑であるという問題点を含んでいる。
関係は複雑であるという問題点を含んでいる。
【００１３】
【発明が解決しようとする課題】図１３に示したスイッ
チング電源装置のブロック線図は、図１４に示すように
なる。図１４において、位相補償帰還要素６は、第
（３）式で表される。
チング電源装置のブロック線図は、図１４に示すように
なる。図１４において、位相補償帰還要素６は、第
（３）式で表される。
【００１４】
【数１４】
【００１５】この図１３に示した位相補償帰還要素６
は、位相を進めようとするとゲインも大きくなってしま
い、前述のζ＜１の条件下では安定な動作が望めない。
は、位相を進めようとするとゲインも大きくなってしま
い、前述のζ＜１の条件下では安定な動作が望めない。
【００１６】それゆえに、この発明の主たる目的は、ボ
ード線図において周波数が大きくなるにしたがい、ゲイ
ンが小さくなっても安定に動作する電源装置を提供する
ことである。
ード線図において周波数が大きくなるにしたがい、ゲイ
ンが小さくなっても安定に動作する電源装置を提供する
ことである。
【００１７】この発明の他の目的は、指令電圧から出力
電圧を見た伝達関数の簡素化を図り、その伝達特性を良
好にした、すなわち指令追従性の良好な電源装置を提供
することである。
電圧を見た伝達関数の簡素化を図り、その伝達特性を良
好にした、すなわち指令追従性の良好な電源装置を提供
することである。
【００１８】
【課題を解決するための手段】請求項１に係る発明は、
電源からの電圧を制御して負荷に供給するための電力変
換器と、電力変換器と負荷との間に接続されるフィルタ
と、電力変換器を制御するための制御器とを備えた電源
装置において、制御器は、電圧の指令値と出力電圧とを
入力とし、電圧の指令値から出力電圧を減算した差に対
して、
電源からの電圧を制御して負荷に供給するための電力変
換器と、電力変換器と負荷との間に接続されるフィルタ
と、電力変換器を制御するための制御器とを備えた電源
装置において、制御器は、電圧の指令値と出力電圧とを
入力とし、電圧の指令値から出力電圧を減算した差に対
して、
【００１９】
【数１５】
【００２０】を演算要素Ａとして、その出力を電力変換
器に与える。請求項３に係る発明は、電力変換器とフィ
ルタと制御器とを含む電源装置において、制御器は第１
および第２の入力を有し、第１の入力としての電圧指令
値に対して、
器に与える。請求項３に係る発明は、電力変換器とフィ
ルタと制御器とを含む電源装置において、制御器は第１
および第２の入力を有し、第１の入力としての電圧指令
値に対して、
【００２１】
【数１６】
【００２２】を演算要素Ｂとするとともに、この演算要
素Ｂの出力から第２の入力の電圧値を減算した差に対し
て、
素Ｂの出力から第２の入力の電圧値を減算した差に対し
て、
【００２３】
【数１７】
【００２４】を演算要素Ｃとし、この演算要素Ｃの出力
を電力変換器に与える。請求項６に係る発明は、電力変
換器とフィルタと制御器とを含む電源装置において、制
御器は第１および第２の入力を有し、第１の入力として
の電圧指令値に対して、
を電力変換器に与える。請求項６に係る発明は、電力変
換器とフィルタと制御器とを含む電源装置において、制
御器は第１および第２の入力を有し、第１の入力として
の電圧指令値に対して、
【００２５】
【数１８】
【００２６】を演算要素Ｄとするとともに、第２の入力
である電圧に対して、
である電圧に対して、
【００２７】
【数１９】
【００２８】を演算要素Ｅとし、この演算要素Ｄの出力
から演算要素Ｅの出力を減算した差を電力変換器に与．
る。
から演算要素Ｅの出力を減算した差を電力変換器に与．
る。
【００２９】請求項９に係る発明は、電力変換器とフィ
ルタと制御器とを含む電源装置において、制御器は第１
および第２の入力を有し、第１の入力としての電圧値に
対して、
ルタと制御器とを含む電源装置において、制御器は第１
および第２の入力を有し、第１の入力としての電圧値に
対して、
【００３０】
【数２０】
【００３１】を演算要素Ｆとし、この演算要素Ｆを第２
の入力としての電圧指令値から減算した差に対して、
の入力としての電圧指令値から減算した差に対して、
【００３２】
【数２１】
【００３３】を演算要素Ｇとし、この演算要素Ｇの出力
を電力変換器に与える。請求項１２に係る発明は、電力
変換器とフィルタと制御器とを含む電源装置において、
制御器は第１および第２の入力を有し、第１の入力とし
ての電圧指令値から第２の入力としての電圧値を減算し
た差に対して、
を電力変換器に与える。請求項１２に係る発明は、電力
変換器とフィルタと制御器とを含む電源装置において、
制御器は第１および第２の入力を有し、第１の入力とし
ての電圧指令値から第２の入力としての電圧値を減算し
た差に対して、
【００３４】
【数２２】
【００３５】を演算要素Ｈとするとともに、第２の入力
である電圧値に対して、
である電圧値に対して、
【００３６】
【数２３】
【００３７】を演算要素Ｉとし、演算要素Ｈの出力から
演算要素Ｉの出力を減算した差を電力変換器に与える。
演算要素Ｉの出力を減算した差を電力変換器に与える。
【００３８】請求項１４に係る発明は、電力変換器とフ
ィルタと制御器とを含む電源装置において、制御器は第
１および第２の入力を有し、第１の入力としての電圧の
指令値に対して、
ィルタと制御器とを含む電源装置において、制御器は第
１および第２の入力を有し、第１の入力としての電圧の
指令値に対して、
【００３９】
【数２４】
【００４０】を演算要素Ｊとするとともに、電圧指令値
から第２の入力として与えられる電圧値を減算した差に
対して、
から第２の入力として与えられる電圧値を減算した差に
対して、
【００４１】
【数２５】
【００４２】を演算要素Ｋとし、演算要素Ｊの出力と演
算要素Ｋの出力との和を電力変換器に与える。
算要素Ｋの出力との和を電力変換器に与える。
【００４３】請求項２，４，７，１０，１３，１５に係
る発明は、各演算要素Ｂ，Ｄ，Ｆ，Ｇ，Ｈ，Ｉ，Ｊに含
まれるｃ1 およびｃ0 で表される式ｓ2 ＋ｃ1 ｓ＋ｃ0
が電圧指令値の入力から出力電圧値を見た伝達関数にお
いて、消去されるように、各演算要素Ｂ，Ｃ，Ｄ，Ｅ，
Ｆ，Ｇ，Ｈ，Ｉ，Ｊ，Ｋを決定する。
る発明は、各演算要素Ｂ，Ｄ，Ｆ，Ｇ，Ｈ，Ｉ，Ｊに含
まれるｃ1 およびｃ0 で表される式ｓ2 ＋ｃ1 ｓ＋ｃ0
が電圧指令値の入力から出力電圧値を見た伝達関数にお
いて、消去されるように、各演算要素Ｂ，Ｃ，Ｄ，Ｅ，
Ｆ，Ｇ，Ｈ，Ｉ，Ｊ，Ｋを決定する。
【００４４】請求項５，８，１１，１６に係る発明は、
各演算要素Ａ，Ｃ，Ｅ，Ｆ，Ｋに含まれる式ｂ2 ｓ2 ＋
ｂ1 ｓ＋ｂ0 を０とおいたときの根が複素数とされる。
各演算要素Ａ，Ｃ，Ｅ，Ｆ，Ｋに含まれる式ｂ2 ｓ2 ＋
ｂ1 ｓ＋ｂ0 を０とおいたときの根が複素数とされる。
【００４５】
【作用】この発明に係る電源装置は、電源からの電圧を
制御して負荷に供給するための電力変換器と、電力変換
器と負荷との間に接続されるフィルタと、電力変換器を
制御するための制御器とを含み、出力電圧ｖ0 から比較
器に入る信号ｕを見た制御器の伝達関数を
制御して負荷に供給するための電力変換器と、電力変換
器と負荷との間に接続されるフィルタと、電力変換器を
制御するための制御器とを含み、出力電圧ｖ0 から比較
器に入る信号ｕを見た制御器の伝達関数を
【００４６】
【数２６】
【００４７】の形にし、その分母の根を複素数とするこ
とにより、ある周波数領域で位相を進めつつゲインを下
げるという機能を実現し、より安定で応答性の良好な制
御器を実現する。また、電圧指令値ｖr から出力電圧ｖ
0 を見た伝達関数が
とにより、ある周波数領域で位相を進めつつゲインを下
げるという機能を実現し、より安定で応答性の良好な制
御器を実現する。また、電圧指令値ｖr から出力電圧ｖ
0 を見た伝達関数が
【００４８】
【数２７】
【００４９】になるように制御器の一部を設計し、指令
追従性が良好な制御器を実現する。
追従性が良好な制御器を実現する。
【００５０】
【実施例】この発明は、電源の安定性と指令追従性の改
善という２つの機能を果たすが、まず前者に関する実施
例を説明する。
善という２つの機能を果たすが、まず前者に関する実施
例を説明する。
【００５１】図１はこの発明の一実施例の電気回路図で
ある。図１において、制御器１０以外の構成は前述の図
１０と同じである。制御器１０は増幅器１１〜１４と抵
抗Ｒ１〜Ｒ１２とコンデンサＣ１，Ｃ２を含む。増幅器
１１の一方入力端には指令電圧ｖr が抵抗Ｒ３を介して
与えられ、増幅器１１の他方入力端には出力電圧ｖ0が
Ｒ１を介して与えられる。増幅器１１の一方入力端と出
力端との間には抵抗Ｒ４が接続され、増幅器１１の他方
入力端は抵抗Ｒ２を介して接地される。増幅器１１の出
力は抵抗Ｒ５を介して増幅器１２の一方入力端に与えら
れるとともに、抵抗Ｒ９を介して増幅器１３の一方入力
端に与えられる。増幅器１２，１３の各他方入力端は接
地される。増幅器１２の一方入力端と出力端との間には
抵抗Ｒ６とコンデンサＣ１の直列回路が接続され、増幅
器１３の一方入力端と出力端との間には抵抗Ｒ１０とコ
ンデンサＣ２の並列回路が接続される。増幅器１２の出
力は抵抗Ｒ７を介して増幅器１４の一方入力端に与えら
れ、増幅器１３の出力端は抵抗Ｒ１１を介して増幅器１
４の他方入力端に接続される。さらに、増幅器１４の他
方入力端は抵抗Ｒ１２を介して接地される。増幅器１４
の一方入力端と出力端との間には抵抗Ｒ８が接続され、
増幅器１４の出力は比較器２１の比較入力端に接続され
る。
ある。図１において、制御器１０以外の構成は前述の図
１０と同じである。制御器１０は増幅器１１〜１４と抵
抗Ｒ１〜Ｒ１２とコンデンサＣ１，Ｃ２を含む。増幅器
１１の一方入力端には指令電圧ｖr が抵抗Ｒ３を介して
与えられ、増幅器１１の他方入力端には出力電圧ｖ0が
Ｒ１を介して与えられる。増幅器１１の一方入力端と出
力端との間には抵抗Ｒ４が接続され、増幅器１１の他方
入力端は抵抗Ｒ２を介して接地される。増幅器１１の出
力は抵抗Ｒ５を介して増幅器１２の一方入力端に与えら
れるとともに、抵抗Ｒ９を介して増幅器１３の一方入力
端に与えられる。増幅器１２，１３の各他方入力端は接
地される。増幅器１２の一方入力端と出力端との間には
抵抗Ｒ６とコンデンサＣ１の直列回路が接続され、増幅
器１３の一方入力端と出力端との間には抵抗Ｒ１０とコ
ンデンサＣ２の並列回路が接続される。増幅器１２の出
力は抵抗Ｒ７を介して増幅器１４の一方入力端に与えら
れ、増幅器１３の出力端は抵抗Ｒ１１を介して増幅器１
４の他方入力端に接続される。さらに、増幅器１４の他
方入力端は抵抗Ｒ１２を介して接地される。増幅器１４
の一方入力端と出力端との間には抵抗Ｒ８が接続され、
増幅器１４の出力は比較器２１の比較入力端に接続され
る。
【００５２】なお、図１において、Ｒ１＝Ｒ２＝Ｒ３＝
Ｒ４＝Ｒ７＝Ｒ８＝Ｒ１１＝Ｒ１２とすると、ａ0 ，ｂ
0 ，ｂ1 ，ｂ2 は次式で表される。
Ｒ４＝Ｒ７＝Ｒ８＝Ｒ１１＝Ｒ１２とすると、ａ0 ，ｂ
0 ，ｂ1 ，ｂ2 は次式で表される。
【００５３】
【数２８】
【００５４】図２は図１に示した実施例のブロック線図
である。図２において、制御器１０は指令電圧ｖr から
出力電圧ｖ0 を減算した差に対して、次の第（４）式
である。図２において、制御器１０は指令電圧ｖr から
出力電圧ｖ0 を減算した差に対して、次の第（４）式
【００５５】
【数２９】
【００５６】を演算要素Ａとし、その出力を電力変換器
２に与える。図３は図１に示した制御器１０のボード線
図である。制御器１０を図１に示すように構成し、その
伝達関数を第（４）式で表される形にすることによっ
て、図３に示すように、ある周波数ｆ1 において位相を
進めつつゲインを下げるという機能を実現できる。その
結果、より安定で応答性の良好な制御系の設計が可能に
なる。ちなみに、このとき、指令電圧ｖr から出力電圧
ｖ0 を見た伝達関数は、
２に与える。図３は図１に示した制御器１０のボード線
図である。制御器１０を図１に示すように構成し、その
伝達関数を第（４）式で表される形にすることによっ
て、図３に示すように、ある周波数ｆ1 において位相を
進めつつゲインを下げるという機能を実現できる。その
結果、より安定で応答性の良好な制御系の設計が可能に
なる。ちなみに、このとき、指令電圧ｖr から出力電圧
ｖ0 を見た伝達関数は、
【００５７】
【数３０】
【００５８】で表され、この式は次式のように変形でき
る。
る。
【００５９】
【数３１】
【００６０】ここで、ｄ1 ，ｄ0 ，ｃ1 ，ｃ0 はａ0 ，
ｂ0 ，ｂ1 ，ｂ2 で自由に調整できるので、極配置を自
由に選ぶことができ、安定性と応答性の良好な制御系を
実現できる。
ｂ0 ，ｂ1 ，ｂ2 で自由に調整できるので、極配置を自
由に選ぶことができ、安定性と応答性の良好な制御系を
実現できる。
【００６１】次に、電源の安定性と指令追従性の改善に
関する実施例を示すが、特に指令追従性をより改善した
ものである。説明の関係上、ブロック線図から説明を始
める。図４はその実施例のブロック線図である。
関する実施例を示すが、特に指令追従性をより改善した
ものである。説明の関係上、ブロック線図から説明を始
める。図４はその実施例のブロック線図である。
【００６２】図４において、前置補償要素Ｂを
【００６３】
【数３２】
【００６４】とおくことにより、指令電圧ｖr から出力
電圧ｖ0 を見た伝達関数は、
電圧ｖ0 を見た伝達関数は、
【００６５】
【数３３】
【００６６】と簡単化できる。これによって指令追従性
を安定性を損なうことなく良好に設計することが可能に
なる。
を安定性を損なうことなく良好に設計することが可能に
なる。
【００６７】図５〜図８はこの発明のさらに他の実施例
のブロック線図である。図５において、制御器１０は指
令電圧ｖr に対して、次の第（５）式を演算要素Ｄとす
る。
のブロック線図である。図５において、制御器１０は指
令電圧ｖr に対して、次の第（５）式を演算要素Ｄとす
る。
【００６８】
【数３４】
【００６９】さらに、出力電圧ｖ0 に対して、次の第
（６）式を演算要素Ｅとし、
（６）式を演算要素Ｅとし、
【００７０】
【数３５】
【００７１】演算要素Ｄの出力から演算要素Ｅの出力を
減算して電力変換器２に与える。次に、図６に示したブ
ロック線図について説明する。図６において、制御器１
０は出力電圧ｖ0 に対して、次の第（７）式を演算要素
Ｆとする。
減算して電力変換器２に与える。次に、図６に示したブ
ロック線図について説明する。図６において、制御器１
０は出力電圧ｖ0 に対して、次の第（７）式を演算要素
Ｆとする。
【００７２】
【数３６】
【００７３】指定電圧ｖr から演算要素Ｆの出力を減算
したその差に対して、前述の第（５）式を演算要素Ｇと
し、この演算要素Ｇの出力を電力変換器２に与える。
したその差に対して、前述の第（５）式を演算要素Ｇと
し、この演算要素Ｇの出力を電力変換器２に与える。
【００７４】次に、図７に示したブロック線図について
説明する。図７において、制御器１０は指令電圧ｖr か
ら出力電圧Ｖ0 を減算した電圧に対して、第（８）式を
演算要素Ｈとする。
説明する。図７において、制御器１０は指令電圧ｖr か
ら出力電圧Ｖ0 を減算した電圧に対して、第（８）式を
演算要素Ｈとする。
【００７５】
【数３７】
【００７６】出力電圧ｖ0 に対して、第（９）式を演算
要素Ｉとする。
要素Ｉとする。
【００７７】
【数３８】
【００７８】演算要素Ｈの出力から演算要素Ｉの出力を
減算した差を電力変換器２に与える。次に、図８のブロ
ック線図について説明する。図８において、制御器１０
は指令電圧ｖr に対して、次の第（１０）式を演算要素
Ｊとする。
減算した差を電力変換器２に与える。次に、図８のブロ
ック線図について説明する。図８において、制御器１０
は指令電圧ｖr に対して、次の第（１０）式を演算要素
Ｊとする。
【００７９】
【数３９】
【００８０】指令電圧ｖr から出力電圧ｖ0 を減算した
差に対して、前述の第（６）式を演算要素Ｋとし、演算
要素Ｊの出力と演算要素Ｋの出力との和を電力変換器２
に与える。
差に対して、前述の第（６）式を演算要素Ｋとし、演算
要素Ｊの出力と演算要素Ｋの出力との和を電力変換器２
に与える。
【００８１】図９は図８に示したブロック線図の一回路
例である。図９において、以下の点を除いて図１と同じ
である。すなわち、制御器３０には図１に示した制御器
１０の構成に、さらに位相補償帰還要素１５が接続され
る。すなわち、指令電圧ｖrは抵抗Ｒ１３とコンデンサ
Ｃ３との並列回路を介して増幅器１６の一方入力端に与
えられる。増幅器１６の他方入力端と出力端との間には
抵抗Ｒ１４とコンデンサＣ４との並列回路が接続され
る。増幅器１６の他方入力端は接地され、出力端は抵抗
Ｒ１５を介して増幅器１４の他方入力端に接続される。
図９に示した位相補償帰還要素１５が図８の要素Ｊを構
成し、それ以外の制御器３０の部分が図８の要素Ｋを構
成している。
例である。図９において、以下の点を除いて図１と同じ
である。すなわち、制御器３０には図１に示した制御器
１０の構成に、さらに位相補償帰還要素１５が接続され
る。すなわち、指令電圧ｖrは抵抗Ｒ１３とコンデンサ
Ｃ３との並列回路を介して増幅器１６の一方入力端に与
えられる。増幅器１６の他方入力端と出力端との間には
抵抗Ｒ１４とコンデンサＣ４との並列回路が接続され
る。増幅器１６の他方入力端は接地され、出力端は抵抗
Ｒ１５を介して増幅器１４の他方入力端に接続される。
図９に示した位相補償帰還要素１５が図８の要素Ｊを構
成し、それ以外の制御器３０の部分が図８の要素Ｋを構
成している。
【００８２】なお、図９においてＲ１＝Ｒ２＝Ｒ３＝Ｒ
４＝Ｒ７＝Ｒ８＝Ｒ１１＝Ｒ１２，Ｃ２＝Ｃ４，Ｒ１０
＝Ｒ１４とした場合、ａ0 ，ｂ1 ，ｂ2 は次式で表され
る。
４＝Ｒ７＝Ｒ８＝Ｒ１１＝Ｒ１２，Ｃ２＝Ｃ４，Ｒ１０
＝Ｒ１４とした場合、ａ0 ，ｂ1 ，ｂ2 は次式で表され
る。
【００８３】
【数４０】
【００８４】
【発明の効果】以上のように、この発明によれば、ある
周波数領域で位相を進めつつ、ゲインを下げるという機
能を持った制御器を実現できるため、内部パラメータの
変動や入出力変動に対して安定になり、入出力のダイナ
ミックな変動に対しても応答性を良好にでき、出力電圧
を指定電圧に対して高速に追随させることができる。
周波数領域で位相を進めつつ、ゲインを下げるという機
能を持った制御器を実現できるため、内部パラメータの
変動や入出力変動に対して安定になり、入出力のダイナ
ミックな変動に対しても応答性を良好にでき、出力電圧
を指定電圧に対して高速に追随させることができる。
【図１】この発明の一実施例の電気回路図である。
【図２】図１に示した実施例のブロック線図である。
【図３】図１に示した実施例のボード線図である。
【図４】この発明の他の実施例のブロック線図である。
【図５】この発明のさらに他の実施例のブロック線図で
ある。
ある。
【図６】この発明のその他の実施例のブロック線図であ
る。
る。
【図７】この発明のさらにその他の実施例のブロック線
図である。
図である。
【図８】この発明のさらにその他の実施例のブロック線
図である。
図である。
【図９】図８に示したブロック線図の一回路例である。
【図１０】従来の電源装置の電気回路図である。
【図１１】図１０に示した電源装置のブロック線図であ
る。
る。
【図１２】図１０に示した電源装置のボード線図であ
る。
る。
【図１３】従来の電源装置の他の例を示す電気回路図で
ある。
ある。
【図１４】図１３に示した電源装置のブロック線図であ
る。
る。
３ 負荷 ４ 電源 ５ フィルタ １０，３０ 制御器 １１〜１４，１６ 増幅器 １５ 位相補償帰還要素 ２１ 比較器 ２２ 三角波発生器 ２３ ゲート駆動回路 ２４ パワーＭＯＳ電界効果トランジスタ ２５ トランス ２６，２７ ダイオード
Claims (16)
- 【請求項１】 電源からの電圧を制御して負荷に供給す
るための電力変換器と、前記電力変換器と前記負荷との
間に接続されるフィルタと、前記電力変換器を制御する
ための制御器とを備えた電源装置において、 前記制御器は、電圧の指令値と出力電圧を入力とし、前
記電圧の指令値から出力電圧を減算した差に対して、 【数１】 を演算要素Ａとして、その出力を前記電力変換器に与え
ることを特徴とする、電源装置。 - 【請求項２】 前記演算要素Ａに含まれる式ｂ2 ｓ2 ＋
ｂ1 ｓ＋ｂ0 を０とおいたときの根が複素数であること
を特徴とする、請求項１の電源装置。 - 【請求項３】 電源からの電圧を制御して負荷に供給す
るための電力変換器と、前記電力変換器と前記負荷との
間に接続されるフィルタと、前記電力変換器を制御する
ための制御器とを備えた電源装置において、 前記制御器は、第１および第２の入力を有し、前記第１
の入力としての電圧指令値に対して、 【数２】 を演算要素Ｂとするとともに、この演算要素Ｂの出力か
ら前記第２の入力の電圧値を減算した差に対して、 【数３】 を演算要素Ｃとし、この演算要素Ｃの出力を前記電力変
換器に与えることを特徴とする、電源装置。 - 【請求項４】 前記演算要素Ｂに含まれるｃ1 およびｃ
0 で表されるｓ2 ＋ｃ1 ｓ＋ｃ0 が前記電圧指令値の入
力から出力の電圧値を見た伝達関数において消去される
ように、前記演算要素Ｂ，Ｃを決定することを特徴とす
る、請求項３の電源装置。 - 【請求項５】 前記演算要素Ｃに含まれる式ｂ2 ｓ2 ＋
ｂ1 ｓ＋ｂ0 を０とおいたときの根が複素数であること
を特徴とする、請求項３の電源装置。 - 【請求項６】 電源からの電圧を制御して負荷に供給す
るための電力変換器と、前記電力変換器と前記負荷との
間に接続されるフィルタと、前記電力変換器を制御する
ための制御器とを備えた電源装置において、 前記制御器は、第１および第２の入力を有し、前記第１
の入力としての電圧指令値に対して、 【数４】 を演算要素Ｄとするとともに、前記第２の入力である前
記電圧に対して、 【数５】 を演算要素Ｅとし、前記演算要素Ｄの出力から前記演算
要素Ｅの出力を減算した差を前記電力変換器に与えるこ
とを特徴とする、電源装置。 - 【請求項７】 前記演算要素Ｄに含まれるｃ1 およびｃ
0 で表されるｓ2 ＋ｃ1 ｓ＋ｃ0 が前記電圧指令値の入
力から前記出力電圧値を見た伝達関数において消去され
るように、前記演算要素Ｄ，Ｅを決定することを特徴と
する、請求項６の電源装置。 - 【請求項８】 前記演算要素Ｅに含まれる式ｂ2 ｓ2 ＋
ｂ1 ｓ＋ｂ0 を０とおいたときの根が複素数であること
を特徴とする、請求項６の電源装置。 - 【請求項９】 電源からの電圧を制御して負荷に供給す
るための電力変換器と、前記電力変換器と前記負荷との
間に接続されるフィルタと、前記電力変換器を制御する
ための制御器とを備えた電源装置において、 前記制御器は第１および第２の入力を有し、前記第１の
入力としての電圧値に対して、 【数６】 を演算要素Ｆとし、この演算要素Ｆを前記第２の入力と
しての電圧指令値から減算した差に対して、 【数７】 を演算要素Ｇとし、この演算要素Ｇの出力を前記電力変
換器に与えることを特徴とする、電源装置。 - 【請求項１０】 前記演算要素ＦおよびＧに含まれるｃ
1 およびｃ0 で表されるｓ2 ＋ｃ1 ｓ＋ｃ0 が前記電圧
指令値の入力から前記出力電圧値を見た伝達関数におい
て消去されるように前記演算要素ＦおよびＧを決定する
ことを特徴とする、請求項９の電源装置。 - 【請求項１１】 前記演算要素Ｆに含まれる式ｂ2 ｓ2
＋ｂ1 ｓ＋ｂ0 を０とおいたときの根が複素数であるこ
とを特徴とする、請求項９の電源装置。 - 【請求項１２】 電源からの電圧を制御して負荷に供給
するための電力変換器と、前記電力変換器と前記負荷と
の間に接続されるフィルタと、前記電力変換器を制御す
るための制御器とを備えた電源装置において、 前記制御器は第１および第２の入力を有し、前記第１の
入力としての電圧値から第２の入力としての電圧値を減
算した差に対して、 【数８】 を演算要素Ｈとするとともに、前記第２の入力である電
圧値に対して、 【数９】 を演算要素Ｉとし、前記演算要素Ｈの出力から前記演算
要素Ｉの出力を減算した差を前記電力変換器に与えるこ
とを特徴とする、電源装置。 - 【請求項１３】 前記演算要素ＨおよびＩに含まれるｃ
1 およびｃ0 で表される式ｓ2 ＋ｃ1 ｓ＋ｃ0 が前記電
圧指令値の入力から出力電圧値を見た伝達関数において
消去されるように前記演算要素ＨおよびＩを決定するこ
とを特徴とする、請求項１２の電源装置。 - 【請求項１４】 電源からの電圧を制御して負荷に供給
するための電力変換器と、前記電力変換器と前記負荷と
の間に接続されるフィルタと、前記電力変換器を制御す
るための制御器とを備えた電源装置において、 前記制御器は第１および第２の入力を有し、前記第１の
入力としての電圧指令値に対して、 【数１０】 を演算要素Ｊとするとともに、前記電圧指令値から前記
第２の入力として与えられる電圧値を減算した差に対し
て、 【数１１】 を演算要素Ｋとし、前記演算要素Ｊの出力と前記演算要
素Ｋの出力との和を前記電力変換器に与えることを特徴
とする、電源装置。 - 【請求項１５】 前記演算要素Ｊに含まれるｃ1 および
ｃ0 で表される式ｓ 2 ＋ｃ1 ｓ＋ｃ0 が前記電圧指令値
の入力から前記出力電圧値を見た伝達関数において消去
されるように、前記演算要素ＪおよびＫを決定すること
を特徴とする、請求項１４の電源装置。 - 【請求項１６】 前記演算要素Ｋに含まれる式ｂ2 ｓ2
＋ｂ1 ｓ＋ｂ0 を０とおいたときの根が複素数であるこ
とを特徴とする、請求項１４の電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18790193A JP3209249B2 (ja) | 1993-07-29 | 1993-07-29 | 電源装置 |
| US08/280,790 US5583752A (en) | 1993-07-29 | 1994-07-26 | Switching power supply for generating a voltage in accordance with an instruction signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18790193A JP3209249B2 (ja) | 1993-07-29 | 1993-07-29 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746834A true JPH0746834A (ja) | 1995-02-14 |
| JP3209249B2 JP3209249B2 (ja) | 2001-09-17 |
Family
ID=16214186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18790193A Expired - Lifetime JP3209249B2 (ja) | 1993-07-29 | 1993-07-29 | 電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5583752A (ja) |
| JP (1) | JP3209249B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19609122A1 (de) * | 1996-03-08 | 1997-09-18 | Siemens Ag | Schaltungsanordnung zur Stabilisierung des Regelverhaltens von direkt geregelten Umrichtern |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW334649B (en) * | 1996-01-30 | 1998-06-21 | Murata Manufacturing Co | Power apparatus includes a compensator which is capable of enabling phase to lead as the frequency increases, even if gain increases, as shown in a Bode diagram, so as to operate stably |
| US6781357B2 (en) * | 2001-09-27 | 2004-08-24 | Power Integrations, Inc. | Method and apparatus for maintaining a constant load current with line voltage in a switch mode power supply |
| US6674656B1 (en) * | 2002-10-28 | 2004-01-06 | System General Corporation | PWM controller having a saw-limiter for output power limit without sensing input voltage |
| JP3943485B2 (ja) * | 2002-11-26 | 2007-07-11 | 太陽誘電株式会社 | 電源装置 |
| JP2004296000A (ja) * | 2003-03-27 | 2004-10-21 | Hitachi Ltd | 磁気抵抗効果型ヘッド、及びその製造方法 |
| JP3943524B2 (ja) * | 2003-05-14 | 2007-07-11 | 太陽誘電株式会社 | 電源装置 |
| JP2006092649A (ja) * | 2004-09-24 | 2006-04-06 | Hitachi Global Storage Technologies Netherlands Bv | 磁気抵抗効果型ヘッド及び記録再生分離型磁気ヘッド |
| US7170264B1 (en) * | 2006-07-10 | 2007-01-30 | Micrel, Inc. | Frequency compensation scheme for a switching regulator using external zero |
| US20090128110A1 (en) * | 2007-11-16 | 2009-05-21 | Micrel, Inc. | Compact Frequency Compensation Circuit And Method For A Switching Regulator Using External Zero |
| TWI404312B (zh) * | 2010-10-18 | 2013-08-01 | Richpower Microelectronics | 改善電源轉換器次諧波的電路及方法 |
| CN102751889A (zh) * | 2011-04-19 | 2012-10-24 | 鸿富锦精密工业（深圳）有限公司 | 电源装置 |
| TW201243533A (en) * | 2011-04-19 | 2012-11-01 | Hon Hai Prec Ind Co Ltd | Power source equipment |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4731720A (en) * | 1984-11-02 | 1988-03-15 | Canon Kabushiki Kaisha | High-voltage power source apparatus |
| KR920003586Y1 (ko) * | 1990-04-14 | 1992-05-30 | 주식회사 금성사 | 마그네트론 구동 전원회로 |
| US5222015A (en) * | 1991-05-31 | 1993-06-22 | Kabushiki Kaisha Toshiba | Inverter power supply with input power detection means |
-
1993
- 1993-07-29 JP JP18790193A patent/JP3209249B2/ja not_active Expired - Lifetime
-
1994
- 1994-07-26 US US08/280,790 patent/US5583752A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19609122A1 (de) * | 1996-03-08 | 1997-09-18 | Siemens Ag | Schaltungsanordnung zur Stabilisierung des Regelverhaltens von direkt geregelten Umrichtern |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3209249B2 (ja) | 2001-09-17 |
| US5583752A (en) | 1996-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100206143B1 (ko) | 고역률 보상회로 | |
| JP3425960B2 (ja) | 電源電流消費が調整されるスイッチング回路網 | |
| JPH0746834A (ja) | 電源装置 | |
| JPH05176549A (ja) | 電力変換器のための適応制御の方法および装置 | |
| JPS5928159B2 (ja) | 励磁調整装置 | |
| JPS6118424B2 (ja) | ||
| JP3235331B2 (ja) | 電流制御回路 | |
| JP3400504B2 (ja) | 半導体電力変換装置の入力振動抑制方法 | |
| JP3322320B2 (ja) | アクティブフィルタ | |
| JP3210185B2 (ja) | Ｄｃ／ｄｃコンバータ制御回路 | |
| JPH0549252A (ja) | インバータ | |
| JPH1080199A (ja) | 同期発電機の自動電圧調整器 | |
| JPS58107267A (ja) | 溶接用電源 | |
| JP7480680B2 (ja) | 誘導加熱装置用電力変換装置および誘導加熱装置 | |
| JP3279173B2 (ja) | ソフトスタート制御装置 | |
| JP2917978B2 (ja) | インバータの電圧制御回路 | |
| JPH09271164A (ja) | 電源装置 | |
| JP3125354B2 (ja) | アクティブフィルタの制御装置 | |
| JPH08214543A (ja) | Ｄｃ／ｄｃコンバータとその制御方法 | |
| JP3133772B2 (ja) | インバータ装置 | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| JPH01152963A (ja) | 入力電流形ｐｗｍ制御コンバータ | |
| JPS6041832Y2 (ja) | 直流電源装置 | |
| JP2002272093A (ja) | アクティブ型力率改善回路 | |
| JPH04178170A (ja) | 力率改善形整流装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000509 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |