JPS5896772A - 半導体構造及び半導体デバイス製造方法 - Google Patents
半導体構造及び半導体デバイス製造方法Info
- Publication number
- JPS5896772A JPS5896772A JP57205933A JP20593382A JPS5896772A JP S5896772 A JPS5896772 A JP S5896772A JP 57205933 A JP57205933 A JP 57205933A JP 20593382 A JP20593382 A JP 20593382A JP S5896772 A JPS5896772 A JP S5896772A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- photoresist
- depositing
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/10—Arrangements for heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/13—Containers comprising a conductive base serving as an interconnection
- H10W76/138—Containers comprising a conductive base serving as an interconnection having another interconnection being formed by a cover plate parallel to the conductive base, e.g. sandwich type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/926—Elongated lead extending axially through another elongated lead
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術背景)
本発明は、半導体デバイスに関し、更に詳細には高レベ
ルのマイクロ波電力で動作し得る半導体デバイスに関す
る。
ルのマイクロ波電力で動作し得る半導体デバイスに関す
る。
当該技術分野において周知の如く、各種の高電力装置に
マイクロ波ダイオードを使用することがしばしば必要と
なる。そのような装置に使用する場合、ダイオードは該
ダイオードから熱を引き出すために使用するペデスタル
形ヒートシンクに搭載される。更に、個々のメサ形ダイ
オードの組立において、ウェハを各ダイオードに切断す
る前に、ダイオードを形成するのに使用されるウェハは
裏面全体に厚くメッキしたヒートシンクを設ける。
マイクロ波ダイオードを使用することがしばしば必要と
なる。そのような装置に使用する場合、ダイオードは該
ダイオードから熱を引き出すために使用するペデスタル
形ヒートシンクに搭載される。更に、個々のメサ形ダイ
オードの組立において、ウェハを各ダイオードに切断す
る前に、ダイオードを形成するのに使用されるウェハは
裏面全体に厚くメッキしたヒートシンクを設ける。
ダイオードに分割した後、この厚くメッキしたヒートシ
ンクはペデスタル形ヒートシンクに取す付けられる。ペ
デスタル形ヒートシンクの材Rがメサ形ダイオードの一
部を形成する厚くメッキしたヒートシンクの材料よりも
熱伝導度が高いときは、ダイオードの熱抵抗を最小にす
るために厚くメッキしたヒートシンクの厚さを最小にす
ることが望ましい。しかし、厚くメッキしたヒートシン
クは、ダイオードがメサ形に形成されてしまった後は、
ウェハに対し構造上完全である必要がある。その理由は
、メサ形状が決まった後はメサ形ダイオードのウェハは
金メッキ・ヒートシンク構造によってのみ支持され、更
にメサ形状確定後にホトリソグラフ工程及び処理工程が
必要となる。従って、ヒートシンクが薄すぎると、メサ
形ダイオードを支持する構造がたわみをおこしたり、曲
ったり、あるいは折れたりして、ホトリングラフ工程や
処理工程で取り扱いが難しくなって歩留りが低下する。
ンクはペデスタル形ヒートシンクに取す付けられる。ペ
デスタル形ヒートシンクの材Rがメサ形ダイオードの一
部を形成する厚くメッキしたヒートシンクの材料よりも
熱伝導度が高いときは、ダイオードの熱抵抗を最小にす
るために厚くメッキしたヒートシンクの厚さを最小にす
ることが望ましい。しかし、厚くメッキしたヒートシン
クは、ダイオードがメサ形に形成されてしまった後は、
ウェハに対し構造上完全である必要がある。その理由は
、メサ形状が決まった後はメサ形ダイオードのウェハは
金メッキ・ヒートシンク構造によってのみ支持され、更
にメサ形状確定後にホトリソグラフ工程及び処理工程が
必要となる。従って、ヒートシンクが薄すぎると、メサ
形ダイオードを支持する構造がたわみをおこしたり、曲
ったり、あるいは折れたりして、ホトリングラフ工程や
処理工程で取り扱いが難しくなって歩留りが低下する。
これも当該技術分野で周知であるが、マイクロ波パワー
・ダイオードの組立で危険をはらんだ工程は、ダイオー
ドをマイクロ波パッケージに取り付ける工程及びその後
のダイオードとパッケージ端子との相互接続である。一
般に、前記相互接続はメッキ・ヒートシンクをパッケー
ジにはんだ利けして第1接点とし、メサ形ダイオードの
頂部に前もって取り付けられたワイヤを第2接点として
使用する。前もって取り付けるワイヤは一般にはメサ形
ダイオードの頂部に超音波ボンディングに゛ よって接
着される。しかし、このパッケージ技術はいくつかの欠
点を有し、特にミリ波ダイオードに適用するとき不都合
がある。メサ形ミIJ波ダイオードは比較的小さくX帯
ダイオードに比較してこわれやすい。これによって、ボ
ンディング操作及びリード・ワイヤを前もって形成する
ことについていくつかの制限がつげられる。その制限と
は、ボンディング力及び超音波電力を最小限に維持する
こと(これはしばしば不充分な接着となる)、メサの頂
部に過度の力がかかったり中心がずれた接着による損傷
を回避するためポンディング器具の直径を小さくしなけ
ればならないこと、リードを予め精度を高く形成するこ
とが困難であること(パッケージに予測し難い弱点を作
る)等であり、これらはデバイスの品質を低下させてし
捷う。更に、リード・ボンディングはコストが高くそし
て時間のかかる工程で高度のボンディング技術を要する
。
・ダイオードの組立で危険をはらんだ工程は、ダイオー
ドをマイクロ波パッケージに取り付ける工程及びその後
のダイオードとパッケージ端子との相互接続である。一
般に、前記相互接続はメッキ・ヒートシンクをパッケー
ジにはんだ利けして第1接点とし、メサ形ダイオードの
頂部に前もって取り付けられたワイヤを第2接点として
使用する。前もって取り付けるワイヤは一般にはメサ形
ダイオードの頂部に超音波ボンディングに゛ よって接
着される。しかし、このパッケージ技術はいくつかの欠
点を有し、特にミリ波ダイオードに適用するとき不都合
がある。メサ形ミIJ波ダイオードは比較的小さくX帯
ダイオードに比較してこわれやすい。これによって、ボ
ンディング操作及びリード・ワイヤを前もって形成する
ことについていくつかの制限がつげられる。その制限と
は、ボンディング力及び超音波電力を最小限に維持する
こと(これはしばしば不充分な接着となる)、メサの頂
部に過度の力がかかったり中心がずれた接着による損傷
を回避するためポンディング器具の直径を小さくしなけ
ればならないこと、リードを予め精度を高く形成するこ
とが困難であること(パッケージに予測し難い弱点を作
る)等であり、これらはデバイスの品質を低下させてし
捷う。更に、リード・ボンディングはコストが高くそし
て時間のかかる工程で高度のボンディング技術を要する
。
捷だ、等価の単一のメサ形ダイオードと等しい全面積を
有する複数のメサ形ダイオードを使用することもしばし
ば必要となる。X線帯で作動し得る複数のダイオードは
個別にパッケージに取り伺けられる。しかし、ダイオー
ドがマルチメータの波長で動作するように設剖された場
合、これらの大きさは非常に小さいので複数のダイオー
ドをパッケージに個別に取り付けることは困難となる。
有する複数のメサ形ダイオードを使用することもしばし
ば必要となる。X線帯で作動し得る複数のダイオードは
個別にパッケージに取り伺けられる。しかし、ダイオー
ドがマルチメータの波長で動作するように設剖された場
合、これらの大きさは非常に小さいので複数のダイオー
ドをパッケージに個別に取り付けることは困難となる。
(発明の概要)
本発明によれば、複数のメサ形ダイオードであって、各
々が1つの表面に取り付けられた薄くメンキされたヒー
トシンクを含むウニ・・が、複数の開口を有するより厚
い支持構造によって金属化工程の間支持される。その開
口は薄くメッキされたヒートシンクの領域を画定する。
々が1つの表面に取り付けられた薄くメンキされたヒー
トシンクを含むウニ・・が、複数の開口を有するより厚
い支持構造によって金属化工程の間支持される。その開
口は薄くメッキされたヒートシンクの領域を画定する。
金属化及びその次のダイシング(切断)の後、各ダイオ
ード°Cデバイスは比較的薄くメッキされたヒートシン
クを有する。このようにダイオード・デバイスは、より
厚くメッキされたヒートシンクを有するダイオード・デ
バイスよりも低い熱抵抗を有し、この特徴は、ダイオー
ド・デバイスがメッキされたヒートシンクよりも高い熱
伝導度を有する材料上に取り付けられるとき特に望まし
いものとなる。支持構造は、必要な構造的完全性を複数
のメサ・ダイオードに金属化工程の間与える。更に、厚
い支持体に設けられる開口は、ウエノ・を各メサ形ダイ
オード・デバイスにダイス(切断)するとき使用される
ダイシング・マスクを整列するのに使用することができ
る。
ード°Cデバイスは比較的薄くメッキされたヒートシン
クを有する。このようにダイオード・デバイスは、より
厚くメッキされたヒートシンクを有するダイオード・デ
バイスよりも低い熱抵抗を有し、この特徴は、ダイオー
ド・デバイスがメッキされたヒートシンクよりも高い熱
伝導度を有する材料上に取り付けられるとき特に望まし
いものとなる。支持構造は、必要な構造的完全性を複数
のメサ・ダイオードに金属化工程の間与える。更に、厚
い支持体に設けられる開口は、ウエノ・を各メサ形ダイ
オード・デバイスにダイス(切断)するとき使用される
ダイシング・マスクを整列するのに使用することができ
る。
本発明によるメサ形ダイオード・デバイスは。
ダイオードの上側表面にホトレジスト層を堆積して形成
される上側電極を有し、ホトレジスト層に複数の開口を
形成してメサ形ダイオードの上側表面と整列させ、ボト
レジスl1mをメサ形ダイオードの上側表面とほぼ同じ
高さにし、ホトレジスト層に被着材層を形成し、その層
上に導電性拐層を設ける。メサ形ダイオードの上側表面
の直径よりも小さい直径を有する複数の開口が被着層及
び導電材層に形成される。次に、オーバーレイ又はビー
ムリード・パターン等の上側電極パターンを画定する第
2ホトレジスト層が設けられる。電極パターンは次に、
ダイオードの」二側表面に直接的にメッキされ、上側電
極パターンが形成される。そのような構造によって、個
々のメサ形ダイオードを相互接続する電極パターンを上
側表面に有するマルチ・メサ・ダイオードが実現される
。上側電極パターンは、ダイス後のマルチ・メサ・ダイ
オード構造の支持を強化する。パッケージする間、上部
電極パターンは、超音波ボンディングよりも、厚く、幅
広く、そしてがんじように作ることができるリードパタ
ーンを供給し、ダイオードの直列抵抗及びインダクタン
スを下げることができる。
される上側電極を有し、ホトレジスト層に複数の開口を
形成してメサ形ダイオードの上側表面と整列させ、ボト
レジスl1mをメサ形ダイオードの上側表面とほぼ同じ
高さにし、ホトレジスト層に被着材層を形成し、その層
上に導電性拐層を設ける。メサ形ダイオードの上側表面
の直径よりも小さい直径を有する複数の開口が被着層及
び導電材層に形成される。次に、オーバーレイ又はビー
ムリード・パターン等の上側電極パターンを画定する第
2ホトレジスト層が設けられる。電極パターンは次に、
ダイオードの」二側表面に直接的にメッキされ、上側電
極パターンが形成される。そのような構造によって、個
々のメサ形ダイオードを相互接続する電極パターンを上
側表面に有するマルチ・メサ・ダイオードが実現される
。上側電極パターンは、ダイス後のマルチ・メサ・ダイ
オード構造の支持を強化する。パッケージする間、上部
電極パターンは、超音波ボンディングよりも、厚く、幅
広く、そしてがんじように作ることができるリードパタ
ーンを供給し、ダイオードの直列抵抗及びインダクタン
スを下げることができる。
更に、マルチメータの波長で動作し得るマルチ・ダイオ
ード・デバイスが、複数のダイオードを単一デバイスと
して一体に形成されるので容易にパッケージすることが
できる。
ード・デバイスが、複数のダイオードを単一デバイスと
して一体に形成されるので容易にパッケージすることが
できる。
本発明によれば、メサ形ダイオードの1つの表面に取り
付けられる薄いヒートシンクと他の表面に取り付けられ
る上側電極とを有するマルチメサダイオード・デバイス
が、半導体材料ウエノhの表面にヒートシンク層をメッ
キし、該ヒートシンク層゛の選択された部分をマスクし
、マスクされない部分をメッキして厚さを増加させて支
持層を形成することによって与えられる。複数のマルチ
メサダイオードがメッキされたヒートシンク層のマスク
された部分に配置された半導体材料の領域に形成される
。ウニ・・のダイス後、マルチメサ・ダイオードを支持
するために使用される上側電極が、ヒートシンク層及び
メサ形ダイオードの上にホトレジスト層を堆積し、該ホ
トレジスト層に開口を設け、ホトレジスト層の高さをメ
サの頂部に合せ、ホトレジスト層上に金属化層を設け、
金属化層にメサの頂部と整列して小型の開口を複数設け
ることによって与えられる。次に、第2ホトレジスト層
が金属化層の上に設けられ、金属化層の一部、を露出す
るためパターン化される。次に上側電極がポトレジスト
層によって露出した金属化層の一部に直接メッキされる
。ホトレジスト層及び金属化層は除去され、そしてマル
チメサ・ダイオード・デバイスが切り離される。このよ
うに構成することによって、マルチメサ・ダイオード・
デバイスには、−表面に薄いヒートシンクが、他の表面
に頂部電極が与えられる。マルチメサ・ダイオード・デ
バイスの熱伝導の利点は、個々のダイオードに関連する
パッケージ化及び取り扱いの困難性を除去して実現する
ことができる。
付けられる薄いヒートシンクと他の表面に取り付けられ
る上側電極とを有するマルチメサダイオード・デバイス
が、半導体材料ウエノhの表面にヒートシンク層をメッ
キし、該ヒートシンク層゛の選択された部分をマスクし
、マスクされない部分をメッキして厚さを増加させて支
持層を形成することによって与えられる。複数のマルチ
メサダイオードがメッキされたヒートシンク層のマスク
された部分に配置された半導体材料の領域に形成される
。ウニ・・のダイス後、マルチメサ・ダイオードを支持
するために使用される上側電極が、ヒートシンク層及び
メサ形ダイオードの上にホトレジスト層を堆積し、該ホ
トレジスト層に開口を設け、ホトレジスト層の高さをメ
サの頂部に合せ、ホトレジスト層上に金属化層を設け、
金属化層にメサの頂部と整列して小型の開口を複数設け
ることによって与えられる。次に、第2ホトレジスト層
が金属化層の上に設けられ、金属化層の一部、を露出す
るためパターン化される。次に上側電極がポトレジスト
層によって露出した金属化層の一部に直接メッキされる
。ホトレジスト層及び金属化層は除去され、そしてマル
チメサ・ダイオード・デバイスが切り離される。このよ
うに構成することによって、マルチメサ・ダイオード・
デバイスには、−表面に薄いヒートシンクが、他の表面
に頂部電極が与えられる。マルチメサ・ダイオード・デ
バイスの熱伝導の利点は、個々のダイオードに関連する
パッケージ化及び取り扱いの困難性を除去して実現する
ことができる。
(好適実施例の説明)
本発明を以下実施例に従って詳細に説明する。
本発明による薄いヒートシンク層を有する半導体デバイ
スが第1図乃至第4図の等大断面図に示される。第1図
において、基板25(ここでは導電性ガリウムひ素(G
aAs ) )はエピタキンヤル成長したGa、Asの
能動層24を含む。能動層24はダイオードをどのよう
に適用するかによって多くの異なるドーピング濃度プロ
ファイルの中から1つを有することができる。ここでは
米国特許第4.160,992号に記載されるドーピン
グ濃度プロファイルを使用している。第1釜属層26(
ここでは白金(Pt))が能動層24上に100X〜2
00Aの範囲でスパッタされる。第2金属層28(ここ
ではチタン(Ti))がその後に白金層2゛6の上に1
000X〜2ooOXの厚さでスパッタされる。チタン
が適切であるけれども、タングステン、ハフニウム、又
はイ10の溶けにくい金属を層28に使用することがで
きる。層28の上には、1000A〜2000にの厚さ
に置導電性の金の層29が蒸着され、ダイオードの下側
接点を形成する。次に、熱及び電気的に伝導性のヒート
シンク層30(ここでは+4さ1〜2ミクロンの金)が
蒸着された金層29にメッキされる。ホトレジスト層3
】はメッキされた金層3oの士に堆積される。
スが第1図乃至第4図の等大断面図に示される。第1図
において、基板25(ここでは導電性ガリウムひ素(G
aAs ) )はエピタキンヤル成長したGa、Asの
能動層24を含む。能動層24はダイオードをどのよう
に適用するかによって多くの異なるドーピング濃度プロ
ファイルの中から1つを有することができる。ここでは
米国特許第4.160,992号に記載されるドーピン
グ濃度プロファイルを使用している。第1釜属層26(
ここでは白金(Pt))が能動層24上に100X〜2
00Aの範囲でスパッタされる。第2金属層28(ここ
ではチタン(Ti))がその後に白金層2゛6の上に1
000X〜2ooOXの厚さでスパッタされる。チタン
が適切であるけれども、タングステン、ハフニウム、又
はイ10の溶けにくい金属を層28に使用することがで
きる。層28の上には、1000A〜2000にの厚さ
に置導電性の金の層29が蒸着され、ダイオードの下側
接点を形成する。次に、熱及び電気的に伝導性のヒート
シンク層30(ここでは+4さ1〜2ミクロンの金)が
蒸着された金層29にメッキされる。ホトレジスト層3
】はメッキされた金層3oの士に堆積される。
第2図において、ホトレジスト層31は、周知のホトレ
ジスト技術によって選択された部分がマスクされ、現像
され、そして化学的にエツチングされてホトレジスト・
パターン32を残し、他はメッキされた金ヒートシンク
層30の選択された部分である。
ジスト技術によって選択された部分がマスクされ、現像
され、そして化学的にエツチングされてホトレジスト・
パターン32を残し、他はメッキされた金ヒートシンク
層30の選択された部分である。
第3図において、支持層36が薄いヒートシンク層30
のマスクされなかった部分を金でメッキすることによっ
て、10ミクロンの厚さに形成される。ホトレジスト層
31の領域32(第2図)は除去され開口のある支持層
36となる。ヒートシンク層30は最初の厚さに維持さ
れるが、支持層36は充分な厚さに作られウェハ21に
形成されるダイオードに対し構造的保全を提供する。こ
の点については後述する。ここでは、支持層36はホト
レジスト・パターン32(第2図)の領域に対応して形
成された複数の開口34を有することを説明しておくに
留める。複数の開口34は薄くメッキされたヒートシン
ク層30の領域を画定する。
のマスクされなかった部分を金でメッキすることによっ
て、10ミクロンの厚さに形成される。ホトレジスト層
31の領域32(第2図)は除去され開口のある支持層
36となる。ヒートシンク層30は最初の厚さに維持さ
れるが、支持層36は充分な厚さに作られウェハ21に
形成されるダイオードに対し構造的保全を提供する。こ
の点については後述する。ここでは、支持層36はホト
レジスト・パターン32(第2図)の領域に対応して形
成された複数の開口34を有することを説明しておくに
留める。複数の開口34は薄くメッキされたヒートシン
ク層30の領域を画定する。
第4図を参照すると、基板25が所定の厚さ迄薄くされ
、薄くされた基板25の上部に複数の頂部接点22が設
けられ、そして複数のメサ形ダイオード20が薄くされ
た基板25及び能動層24から頂部接点22と白金層2
6との間に形成される。複数の頂部接点22は薄くされ
た基板25上にホトレジスト層(図示せ−j’)を堆積
することによって形成される。ホトレジスト層は所定の
位置に周知のホトレジスト技術を使用してマスクされ、
現像されそして化学的にエツチングされて、ホトレジス
ト層(図示せず)に複数の円形開口を残す。
、薄くされた基板25の上部に複数の頂部接点22が設
けられ、そして複数のメサ形ダイオード20が薄くされ
た基板25及び能動層24から頂部接点22と白金層2
6との間に形成される。複数の頂部接点22は薄くされ
た基板25上にホトレジスト層(図示せ−j’)を堆積
することによって形成される。ホトレジスト層は所定の
位置に周知のホトレジスト技術を使用してマスクされ、
現像されそして化学的にエツチングされて、ホトレジス
ト層(図示せず)に複数の円形開口を残す。
各円形開口(図示せず)は厚い金メツキ支持層36内の
複数の開口34の対応するものと正確に一致する。円形
開口(図示せず)は次に金メッキされ前述した頂部接点
22を形成する。頂部接点22を開口34に整列させる
ことがホトレジスト・パターンを円形全接点22に対し
設けるのに使用した頂部接点マスク(図示せず)の前後
を整列することによって行なわれる。一般的な前面と後
面との整列手順は前述の米国特許第4,169,992
号に記載されている。被数のメサ・ダイオード20は頂
部接点22と白金層26との間知形成される。メサ・ダ
イオード2oは薄い基板25上のホトレジストに周知の
ホトレジスト技術を使用してパターンを与えることによ
って形成される。メサ・ダイオード20のパターンを形
成するのに使用されるメサ形成マスク(図示せず)の整
列は前述の米国特許第4,169,992号に記載され
る前後整列技術によって達成される。マスク整列後に、
メサ・ダイオード20は、頂部接点層22と白金層26
との間の薄い基板25及び能動層24の部分を化学的エ
ツチングによって除去して形成される。このように薄く
された基板25と能動層24から形成されたメサ・ダイ
オード20は支持層36によって支持される。
複数の開口34の対応するものと正確に一致する。円形
開口(図示せず)は次に金メッキされ前述した頂部接点
22を形成する。頂部接点22を開口34に整列させる
ことがホトレジスト・パターンを円形全接点22に対し
設けるのに使用した頂部接点マスク(図示せず)の前後
を整列することによって行なわれる。一般的な前面と後
面との整列手順は前述の米国特許第4,169,992
号に記載されている。被数のメサ・ダイオード20は頂
部接点22と白金層26との間知形成される。メサ・ダ
イオード2oは薄い基板25上のホトレジストに周知の
ホトレジスト技術を使用してパターンを与えることによ
って形成される。メサ・ダイオード20のパターンを形
成するのに使用されるメサ形成マスク(図示せず)の整
列は前述の米国特許第4,169,992号に記載され
る前後整列技術によって達成される。マスク整列後に、
メサ・ダイオード20は、頂部接点層22と白金層26
との間の薄い基板25及び能動層24の部分を化学的エ
ツチングによって除去して形成される。このように薄く
された基板25と能動層24から形成されたメサ・ダイ
オード20は支持層36によって支持される。
第5A及び5B図において、複数のメサ・ダイオード2
0を有するウェハ21は不反応ワックス44をメサ・ダ
イオード20及び全接点22の間及び周囲に満してウェ
ハ支持体40上に取り付けられる。ワックスで保護され
たメサ・ダイオード20と共にウェハ21は、支持体4
0の上側表面に対して押し付けられる。ホト・レジスト
層はウェハ21のメッキされた支持層36上に被着され
る。ダイシング・マスク(図示せず)がウニ・・21の
メッキされた支持層36上に用量され、周知のホトレジ
スト技術を使用してホトレジストのダイシング・パター
ンが与えられる。厚くメッキされた支持層36内の開口
34はダイシング・マスクを整列するのに使用される。
0を有するウェハ21は不反応ワックス44をメサ・ダ
イオード20及び全接点22の間及び周囲に満してウェ
ハ支持体40上に取り付けられる。ワックスで保護され
たメサ・ダイオード20と共にウェハ21は、支持体4
0の上側表面に対して押し付けられる。ホト・レジスト
層はウェハ21のメッキされた支持層36上に被着され
る。ダイシング・マスク(図示せず)がウニ・・21の
メッキされた支持層36上に用量され、周知のホトレジ
スト技術を使用してホトレジストのダイシング・パター
ンが与えられる。厚くメッキされた支持層36内の開口
34はダイシング・マスクを整列するのに使用される。
ダイオード20は、ホトレジストのダイシング・パター
ン38内に与えられた領域39内のウエノ・21から切
断される。ウェハ21は前述の米国特許第4,160,
992号に記載される型のスプレー・エツチング装置に
配置すれる。スプレー・エツチング装置(図示せt’)
は、鳩30,29.28及び26の露出した部分39を
介して完全にエツチングするエツチング剤(図示せず)
を与えて、ダイオードを厚い支持層36から分離する。
ン38内に与えられた領域39内のウエノ・21から切
断される。ウェハ21は前述の米国特許第4,160,
992号に記載される型のスプレー・エツチング装置に
配置すれる。スプレー・エツチング装置(図示せt’)
は、鳩30,29.28及び26の露出した部分39を
介して完全にエツチングするエツチング剤(図示せず)
を与えて、ダイオードを厚い支持層36から分離する。
切断後の個別ダイオードの一例が第5C図に示され、こ
れらは周知の技術を使用して集められ洗浄される。
れらは周知の技術を使用して集められ洗浄される。
第6図を参照すると、ウエノ・121は厚くメンキされ
た支持層36によって与えられる複数の開口34に対応
してその上に形成される複数の群又は組のメサ形ダイオ
ード42(メサ・ダイオード42の各群は単一のメサ・
ダイオードと等価の全、面積を有する)を含む。メサの
決定中にメサ・ダイオードの複数群に対応するホトレジ
スト層にパターンを発生させるためにマスク群(図示せ
ず)が設けられることを除き、ウエノ・121はウエノ
・21と類似の態様で形成される。このマスク群(図示
せず)は前述の米国・特許第4,160,992号に説
明されている方法で前後がそろえられる。
た支持層36によって与えられる複数の開口34に対応
してその上に形成される複数の群又は組のメサ形ダイオ
ード42(メサ・ダイオード42の各群は単一のメサ・
ダイオードと等価の全、面積を有する)を含む。メサの
決定中にメサ・ダイオードの複数群に対応するホトレジ
スト層にパターンを発生させるためにマスク群(図示せ
ず)が設けられることを除き、ウエノ・121はウエノ
・21と類似の態様で形成される。このマスク群(図示
せず)は前述の米国・特許第4,160,992号に説
明されている方法で前後がそろえられる。
複数のメサ・ダイオード42の群は前述の如くm部接点
層22と白金層26との間の基板25の部分を化学的に
エツチングして形成される。
層22と白金層26との間の基板25の部分を化学的に
エツチングして形成される。
第7図を参照すると、ウェハ121はスパッタ・エツチ
ング装置(図示せず)に配置され、ダイオード20によ
ってマスクされない白金の層26の部分が除去される。
ング装置(図示せず)に配置され、ダイオード20によ
ってマスクされない白金の層26の部分が除去される。
化学的エツチングは、ここではフッ化水素の2%溶液(
2%HF : H,、O)が使用され、ダイオード20
によってマスクされない7128の部分が除去される。
2%HF : H,、O)が使用され、ダイオード20
によってマスクされない7128の部分が除去される。
この時点でウエノ・121は、メサ・ダイオード42群
の各ダイオード20の部分を形成する領域を除き、ウニ
・・121のメサ・ダイオード側で露出した金属29を
その捷まにして、白金の層26とチタンの層28が除去
される。ウェハ121のメサ・ダイオード1則に金を露
出することによって第8図及び第9図に関連して述べる
ダイシング操作において利点がある。
の各ダイオード20の部分を形成する領域を除き、ウニ
・・121のメサ・ダイオード側で露出した金属29を
その捷まにして、白金の層26とチタンの層28が除去
される。ウェハ121のメサ・ダイオード1則に金を露
出することによって第8図及び第9図に関連して述べる
ダイシング操作において利点がある。
第8図及び第9図を参照J−ると、ビーム・リード48
が第16〜17図に関連して述べる理由によってメサ・
ダイオード42の群に取り付けられる。しかし、ここで
はダイシング操作の間及びその後、取り付けられた金メ
ッキ・ビーム・リード48が個々のメサ・ダイオード2
0に支持を与える処理段階の間、厚くメンキされた支持
層36が個々のメサ・ダイオード20を支持するのに使
用される。第8図に示されるように、金がウエノ・12
1の上側衣面上に露出される。ワックス45の層がウェ
ハ121の底側上に設けられ、金メッキされた支持層3
6の開口34に完全に満される。
が第16〜17図に関連して述べる理由によってメサ・
ダイオード42の群に取り付けられる。しかし、ここで
はダイシング操作の間及びその後、取り付けられた金メ
ッキ・ビーム・リード48が個々のメサ・ダイオード2
0に支持を与える処理段階の間、厚くメンキされた支持
層36が個々のメサ・ダイオード20を支持するのに使
用される。第8図に示されるように、金がウエノ・12
1の上側衣面上に露出される。ワックス45の層がウェ
ハ121の底側上に設けられ、金メッキされた支持層3
6の開口34に完全に満される。
ウェハ121及びワックス層45はウェハ支持体41に
よって支持される。金がウェハ121の両側に露出され
るので、下方に取り付けられたメツキ・ヒートシンクと
共にウニノーのメサ・ダイオード側からエツチングされ
るように金エツチング溶液が使用される。ここでは、ウ
ェハ121は周知のエツチング剤から表に出ている状態
で槽(図示せず)に配置される。エツチング剤はウニノ
1121のメサ側上を流れるが、マルチ・メサ・ダイオ
ード・デバイス120の頂部以下で、エツチング剤はビ
ーム・リード48に触れない。この技術はダイシング処
理中メサ形ダイオード20それ自体をマスクとして使用
する。厚く金メッキされた支持層36の開口34内のメ
サ・ダイオード側に露出された金層29 、3 (lは
他の露出した金の領域よりも薄いので、開口34に被着
された層29゜30内の金の部分は、ダイオード群42
の他の金の部分が第9図に示すように各デバイス120
に4つのダイオード群又は組を形成するのを妨げられる
前に、エツチングされる。
よって支持される。金がウェハ121の両側に露出され
るので、下方に取り付けられたメツキ・ヒートシンクと
共にウニノーのメサ・ダイオード側からエツチングされ
るように金エツチング溶液が使用される。ここでは、ウ
ェハ121は周知のエツチング剤から表に出ている状態
で槽(図示せず)に配置される。エツチング剤はウニノ
1121のメサ側上を流れるが、マルチ・メサ・ダイオ
ード・デバイス120の頂部以下で、エツチング剤はビ
ーム・リード48に触れない。この技術はダイシング処
理中メサ形ダイオード20それ自体をマスクとして使用
する。厚く金メッキされた支持層36の開口34内のメ
サ・ダイオード側に露出された金層29 、3 (lは
他の露出した金の領域よりも薄いので、開口34に被着
された層29゜30内の金の部分は、ダイオード群42
の他の金の部分が第9図に示すように各デバイス120
に4つのダイオード群又は組を形成するのを妨げられる
前に、エツチングされる。
第10図において、ウェハ121′は本発明の他の実施
例に従って処理される。第10図に示すウェハ121′
は第7図に示すウニノ・121と同等の処理段階にある
が、ウェハ121′には第1の厚いホトレジスト層60
が設けられている。メサ頂部接点22と整列された複数
の開口66は周知のホトレジスト技術を使用してホトレ
ジスト60に形成され、頂部接点22を露出する。ホト
レジスト層60は制御光露出又は機械的ラッピング等の
周知技術によって頂部接点22と同一の高さにされる。
例に従って処理される。第10図に示すウェハ121′
は第7図に示すウニノ・121と同等の処理段階にある
が、ウェハ121′には第1の厚いホトレジスト層60
が設けられている。メサ頂部接点22と整列された複数
の開口66は周知のホトレジスト技術を使用してホトレ
ジスト60に形成され、頂部接点22を露出する。ホト
レジスト層60は制御光露出又は機械的ラッピング等の
周知技術によって頂部接点22と同一の高さにされる。
ここで第11図を参照すると、被着剤層62(ここでは
、200λのチタン)がウェハ121′の頂部にスパッ
タされる。この被着層62として、他の金属、例えばモ
リブデン、ニッケル、ニッケルークロムや池の金属性の
ものを便用することができる。導電層64(ここでは金
の200大の厚さの層)がチタンの被着層62の上にス
パッタされる。この導電層64として他の導電性金属1
例えば白金、銀及び銅を使用することができる。しかし
、好適な組合せは、チタン−金である。それは、この組
合せが実質的に合金とならず、被着が減退することがな
いからである。被着層62はホトレジスト60中に形成
される開口66(第10図)内でスパッタされる。被着
層62は各ダイオード群42の各ダイオード20(第1
0図)を相互接続する接触層を与える。
、200λのチタン)がウェハ121′の頂部にスパッ
タされる。この被着層62として、他の金属、例えばモ
リブデン、ニッケル、ニッケルークロムや池の金属性の
ものを便用することができる。導電層64(ここでは金
の200大の厚さの層)がチタンの被着層62の上にス
パッタされる。この導電層64として他の導電性金属1
例えば白金、銀及び銅を使用することができる。しかし
、好適な組合せは、チタン−金である。それは、この組
合せが実質的に合金とならず、被着が減退することがな
いからである。被着層62はホトレジスト60中に形成
される開口66(第10図)内でスパッタされる。被着
層62は各ダイオード群42の各ダイオード20(第1
0図)を相互接続する接触層を与える。
第12図において、ウェハ121′には第2のホトレジ
スト層68が設けられる。ホトレジスト層68は周知の
ホトレジスト技術を使用して選択した部分がマスクされ
、現像され、そしてエツチングされて、ダイオードの頂
部接点22と整列する複数の小型円形開口67がホトレ
ジスト層68に作られる。
スト層68が設けられる。ホトレジスト層68は周知の
ホトレジスト技術を使用して選択した部分がマスクされ
、現像され、そしてエツチングされて、ダイオードの頂
部接点22と整列する複数の小型円形開口67がホトレ
ジスト層68に作られる。
第13図を参照すると、ホトレジスト層68内に形成さ
れた各開口67内で第1層62及び第2F* 64が選
択的に除去される。複数の開口69はこのように層62
及び64内に形成される。開口69はメサ・ダイオード
の頂部接点22よりも小さいので、第1層62及び第2
層64の薄い層はメサ・ダイオードの接点22の端部に
付着する部分が残っている。この段階でのウェハ121
′には、第15図に示すようなオーバーレイ又は第17
図に示すようなビームリード等の複数の頂部電極接点の
いずれかを設けることができる。金オーバーレイ・パタ
ーン(第15図)又はビームリード・パターン(第17
図)についての選択はメサ・ダイオードの物理的大きさ
によって主に決定される。例えば、X帯4メサ・ダイオ
ードは、メサがミリ波メサに比較して大きく、ビームリ
ード相互接続を使用することは実用的でない。この理由
は、 GaAs等の半絶縁材の所定のウェハ上には、メ
サ・ダイオードの大きさに対し比較的長いビームリード
のためX帯ダイオードについてほとんどビームリードを
製造することができないからである。ここでは、金オー
バーレイ構造が4メザX帯ダイオードを相互接続するた
め利用され、より有効な相互接続が可能となり、ウェハ
121′の面積を有効に利用することができる。しかし
、X帯メサ・ダイオードに比較して比較的小さいメサを
有するミリ波4メサ・ダイオードに対して、密度の高い
ビームリードのパターンがメサ・ダイオードにメッキさ
れてメサ・ダイオードの相互接続が行なわれる。ビーム
リード・ダイオードの組立ては第16及び17図に関連
して説明−1−る。
れた各開口67内で第1層62及び第2F* 64が選
択的に除去される。複数の開口69はこのように層62
及び64内に形成される。開口69はメサ・ダイオード
の頂部接点22よりも小さいので、第1層62及び第2
層64の薄い層はメサ・ダイオードの接点22の端部に
付着する部分が残っている。この段階でのウェハ121
′には、第15図に示すようなオーバーレイ又は第17
図に示すようなビームリード等の複数の頂部電極接点の
いずれかを設けることができる。金オーバーレイ・パタ
ーン(第15図)又はビームリード・パターン(第17
図)についての選択はメサ・ダイオードの物理的大きさ
によって主に決定される。例えば、X帯4メサ・ダイオ
ードは、メサがミリ波メサに比較して大きく、ビームリ
ード相互接続を使用することは実用的でない。この理由
は、 GaAs等の半絶縁材の所定のウェハ上には、メ
サ・ダイオードの大きさに対し比較的長いビームリード
のためX帯ダイオードについてほとんどビームリードを
製造することができないからである。ここでは、金オー
バーレイ構造が4メザX帯ダイオードを相互接続するた
め利用され、より有効な相互接続が可能となり、ウェハ
121′の面積を有効に利用することができる。しかし
、X帯メサ・ダイオードに比較して比較的小さいメサを
有するミリ波4メサ・ダイオードに対して、密度の高い
ビームリードのパターンがメサ・ダイオードにメッキさ
れてメサ・ダイオードの相互接続が行なわれる。ビーム
リード・ダイオードの組立ては第16及び17図に関連
して説明−1−る。
第14及び15図を参照すると、本発明によるメサ・ダ
イオード群42の各メサ・ダイオード20を相互接続す
るためのオーバーレイ70(第15図)の組立てが示さ
れる。最初に第14図を参照すると、第13図に示した
ものと同じ組立段階のウェハ121′にホトレジスト層
71が設けられる。ホトレジスト層71は第2層64上
に被着され、周知のホトレジスト技術を使用して選択し
た位置をマスクし、現像し、エツチングして複数の開ロ
ア2を形成する。
イオード群42の各メサ・ダイオード20を相互接続す
るためのオーバーレイ70(第15図)の組立てが示さ
れる。最初に第14図を参照すると、第13図に示した
ものと同じ組立段階のウェハ121′にホトレジスト層
71が設けられる。ホトレジスト層71は第2層64上
に被着され、周知のホトレジスト技術を使用して選択し
た位置をマスクし、現像し、エツチングして複数の開ロ
ア2を形成する。
第15図を参照すると、金オーバーレイ70は1刑ロア
2によって露出された]l1ii域内で4ミクロンの厚
さにメッキされる。これらのオーツく−レイ70は複数
のダイオード群42の各々において各ダイオード20を
相互接続する。更にオーツく−レイは、ダイシングの後
、ダイオード群42の各ダイオード20を支持する。オ
ーツζ−レイ・ノ々ター770は所望の厚さにメッキす
ることができるが、典型的には4乃至10ミクロンの範
囲にされる。
2によって露出された]l1ii域内で4ミクロンの厚
さにメッキされる。これらのオーツく−レイ70は複数
のダイオード群42の各々において各ダイオード20を
相互接続する。更にオーツく−レイは、ダイシングの後
、ダイオード群42の各ダイオード20を支持する。オ
ーツζ−レイ・ノ々ター770は所望の厚さにメッキす
ることができるが、典型的には4乃至10ミクロンの範
囲にされる。
チタン層62をメッキした後、金属64、厚いホトレジ
スト層60及びホトレジスト・パターン72が周知の手
段でウェハから除去される。ウェハ121′の両側に金
が露出されるので、金エツチング溶液はウェハ121′
のメサ・ダイオード側からエツチングするのに使用され
る。第8図について述べた液面上に突出した状轢でエツ
チングする技術がウェハ12】′をダイスするのに使用
される。
スト層60及びホトレジスト・パターン72が周知の手
段でウェハから除去される。ウェハ121′の両側に金
が露出されるので、金エツチング溶液はウェハ121′
のメサ・ダイオード側からエツチングするのに使用され
る。第8図について述べた液面上に突出した状轢でエツ
チングする技術がウェハ12】′をダイスするのに使用
される。
このように、金オーバーレイ70によって相互接続され
る4メサ・ダイオードは、ダイス操作中マスクとして使
用される。厚メツキ支持層36の開口34の頭域内で露
出された金は他の露出した全領域よりも薄いので、開口
34の領域の金はメサ・ダイオード群42又は金オーバ
ーレイ70の曲の全領域がいちじるしく妨害される前に
エツチングされ、4つのダイオード・デバイスが形成さ
れる(そのうちの1つの例が第15A図のデバイス50
で示される)。
る4メサ・ダイオードは、ダイス操作中マスクとして使
用される。厚メツキ支持層36の開口34の頭域内で露
出された金は他の露出した全領域よりも薄いので、開口
34の領域の金はメサ・ダイオード群42又は金オーバ
ーレイ70の曲の全領域がいちじるしく妨害される前に
エツチングされ、4つのダイオード・デバイスが形成さ
れる(そのうちの1つの例が第15A図のデバイス50
で示される)。
メッキされたビームリード80を有するメサ・ダイオー
ドの組立てについて第16図及び第17図を用いて説明
する。最初に第16図において、第13図に示すものと
同じ段階のウニノ・21′&ま、複数のダイオード素子
20を含む。ウニノ\21′にはホトレジストの第2層
82が設けられる。このホトレジスト層82は第2層6
4の上に被着され、周知のホトレジスト技術を使用して
選択した位置をマスクし、現像し、エツチングしてビー
ム1ノードのためのパターン84を形成する。
ドの組立てについて第16図及び第17図を用いて説明
する。最初に第16図において、第13図に示すものと
同じ段階のウニノ・21′&ま、複数のダイオード素子
20を含む。ウニノ\21′にはホトレジストの第2層
82が設けられる。このホトレジスト層82は第2層6
4の上に被着され、周知のホトレジスト技術を使用して
選択した位置をマスクし、現像し、エツチングしてビー
ム1ノードのためのパターン84を形成する。
第17図を参照すると、ビームリード・ノぐターン84
がホトレジスト4S2内に露出した部分においてダイオ
ード20にメッキされる。ビームリード・パターンは所
望の厚さにメンキすること力;できるが、典型的には4
乃至10ミクロンの範囲である。ホトレジスH12,チ
タン層62、金@64及び厚いホトレジスト層60が周
知・D技術を使用して除去され、メッキされたビームI
J −)’48を有するメサ・ダイオード20が残る。
がホトレジスト4S2内に露出した部分においてダイオ
ード20にメッキされる。ビームリード・パターンは所
望の厚さにメンキすること力;できるが、典型的には4
乃至10ミクロンの範囲である。ホトレジスH12,チ
タン層62、金@64及び厚いホトレジスト層60が周
知・D技術を使用して除去され、メッキされたビームI
J −)’48を有するメサ・ダイオード20が残る。
金力;ウェハ21′の両(μ11に露出されるので、金
エツチング溶液は第8図について前述したようにウニノ
・21′のメサ・ダイオード1則からエツチングされる
ように使用され、ダイオードを個々のデノくイス52(
その−例をデバイス52として;3H7h図に示す)に
分離する。
エツチング溶液は第8図について前述したようにウニノ
・21′のメサ・ダイオード1則からエツチングされる
ように使用され、ダイオードを個々のデノくイス52(
その−例をデバイス52として;3H7h図に示す)に
分離する。
また、オーバーレイ70又はビームリード48はウェハ
がダイスされてしまった後でダイオード上に形成するこ
とも可能である(第8図についての説明参照)。この場
合、第15及び17図に示すように、ダイスされたウニ
ノ・はまだウニノ\支持体41及び支持層36の開口3
4に満されたワックス層45によって支持される。次に
、ビームリード又はオーバーレイ相互接続ノ(ターンが
前述の如く形成され、メッキされた相互接続を有するダ
イオードが次にワックス層45から取り出される。
がダイスされてしまった後でダイオード上に形成するこ
とも可能である(第8図についての説明参照)。この場
合、第15及び17図に示すように、ダイスされたウニ
ノ・はまだウニノ\支持体41及び支持層36の開口3
4に満されたワックス層45によって支持される。次に
、ビームリード又はオーバーレイ相互接続ノ(ターンが
前述の如く形成され、メッキされた相互接続を有するダ
イオードが次にワックス層45から取り出される。
これによって、相互接続);ターンがウニノ・・ダイス
工程中に現われないので相互接続構造がダイス操作に使
用されるエツチング剤にさらされない。
工程中に現われないので相互接続構造がダイス操作に使
用されるエツチング剤にさらされない。
第18図を参照すると、ぎっしりノ々ツクされたビーム
リード・パターン84(これはウニノ・全体に直接メッ
キすることができる)は複数のメサ・ダイオードを提供
することができる。この・々ターンは単一メサ又はマル
チ・メサ・ダイオードを相互接続するために用いること
も可能である。
リード・パターン84(これはウニノ・全体に直接メッ
キすることができる)は複数のメサ・ダイオードを提供
することができる。この・々ターンは単一メサ又はマル
チ・メサ・ダイオードを相互接続するために用いること
も可能である。
再び第8,9図を参照すると、メッキされたビームリー
ドを有するビームリード4メサ・ダイオード120は、
マルチ・メサ・マスクを使用することを除き、ダイオー
ド・メサを画定するためにメッキされたビームリードを
有する学−メサ・ダイオード・デバイス52と同様のM
Wで形成される。第18図に示すビームリード・ノζタ
ーンは、マルチ・メサ・ダイオードに対して、ホトレジ
スi・内にビームリードのパターンを与えるために使用
することができる。
ドを有するビームリード4メサ・ダイオード120は、
マルチ・メサ・マスクを使用することを除き、ダイオー
ド・メサを画定するためにメッキされたビームリードを
有する学−メサ・ダイオード・デバイス52と同様のM
Wで形成される。第18図に示すビームリード・ノζタ
ーンは、マルチ・メサ・ダイオードに対して、ホトレジ
スi・内にビームリードのパターンを与えるために使用
することができる。
第19図を参照すると、メッキされたヒ゛−ムリードを
有する単一メサ・ダイオード・テノくイス52がパッケ
ージ10内に取りつけられる。ノぐツケージ10は、パ
ッケージ・マウントのため周知のスタブ支持体18(こ
こではネジ・スロット19を有する銅)を含む。スタブ
支I4体18は金メッキ・ダイヤモンドから成るペデス
タル16を支]寺する。ダイヤモンド・ペデスタル16
上の金メッキの厚さは2ミクロンである。その他に、ペ
デスタル16はスタブ支持体18内に埋め込んでもよく
、あるいはスタブ支持体18から形成してもよい。導電
リング17(ここでは金メツキ鋼)は絶縁リング・スペ
ーサ14によっでスタブ18から離間される。絶縁リン
グ・スペーサ14は、ここではセラミックであるが、水
晶や曲の適当な絶縁材を使用することができる。ダイオ
ード20のメッキされたヒートシンク側は、熱圧縮ボン
ドによってペデスタル16に取り付けられる。ダイオー
ド88をペデスタル16に取り付けることによって、ビ
ームリード48が上方に曲がり導電リング17の端部に
向って上方に伸びる。熱圧縮ボンドはここではビームリ
ードの各々を導電リング17に接着するのに使用される
。次に導電リッド19がパッケージ10に更に支持を加
えるために用いられる。リッド19(ここでは金メッキ
銅)は導電リング17に熱圧縮ボンドで接着され、リン
グ17とリード19との間にノ・−メチツク・シールを
形成する。この構造によって、延在したビームリード4
8を頂部電極として有するダイオ−ドラ含むパンケージ
10が出来、この電極が、メッキしたリード上に熱圧縮
ボンドを使用して、リードをダイオード・メサ自体に接
着することなく、導電リング17に接着される。ダイオ
ード・ノぐツケージ10は他のダイオード・ノ々ツケー
ジよりも寄生容量及び寄生インダクタンスを低くしてダ
イオードの電気的特性を向上させる必要がある。
有する単一メサ・ダイオード・テノくイス52がパッケ
ージ10内に取りつけられる。ノぐツケージ10は、パ
ッケージ・マウントのため周知のスタブ支持体18(こ
こではネジ・スロット19を有する銅)を含む。スタブ
支I4体18は金メッキ・ダイヤモンドから成るペデス
タル16を支]寺する。ダイヤモンド・ペデスタル16
上の金メッキの厚さは2ミクロンである。その他に、ペ
デスタル16はスタブ支持体18内に埋め込んでもよく
、あるいはスタブ支持体18から形成してもよい。導電
リング17(ここでは金メツキ鋼)は絶縁リング・スペ
ーサ14によっでスタブ18から離間される。絶縁リン
グ・スペーサ14は、ここではセラミックであるが、水
晶や曲の適当な絶縁材を使用することができる。ダイオ
ード20のメッキされたヒートシンク側は、熱圧縮ボン
ドによってペデスタル16に取り付けられる。ダイオー
ド88をペデスタル16に取り付けることによって、ビ
ームリード48が上方に曲がり導電リング17の端部に
向って上方に伸びる。熱圧縮ボンドはここではビームリ
ードの各々を導電リング17に接着するのに使用される
。次に導電リッド19がパッケージ10に更に支持を加
えるために用いられる。リッド19(ここでは金メッキ
銅)は導電リング17に熱圧縮ボンドで接着され、リン
グ17とリード19との間にノ・−メチツク・シールを
形成する。この構造によって、延在したビームリード4
8を頂部電極として有するダイオ−ドラ含むパンケージ
10が出来、この電極が、メッキしたリード上に熱圧縮
ボンドを使用して、リードをダイオード・メサ自体に接
着することなく、導電リング17に接着される。ダイオ
ード・ノぐツケージ10は他のダイオード・ノ々ツケー
ジよりも寄生容量及び寄生インダクタンスを低くしてダ
イオードの電気的特性を向上させる必要がある。
ここで、第20図を参照すると、オーツく−レイ・パタ
ーンによって相互接続されるマルチ・メサ・ダイオード
・デバイス50はダイオード・ノ々ツケージ90内のパ
ンケージである。ノζツケージ90は、ネジ・スロット
19を有スる銅から成る周知のスタブ支持体18を含む
。スタブ支持体18は金メッキされたダイヤモンドから
成るペデスタル16を支持する。その他、ペデスタル1
6はスタブ支持体18に埋め込むことができ、あるいは
、スタブ支持体18から形成することもできる。導電性
フランジ13(ここでは金メッキされた銅)は、絶縁セ
ラミック・リング・スペーサ14によってスタブ18か
ら離間される。絶縁リング・スペーサはここではセラミ
ックであるが、水晶又は他の適当な絶縁材を使用するこ
とができる。マルチ・メサ・ダイオード・デバイス50
のメッキされたヒートシンク側は熱圧縮ボンドによって
ペデスタル16に取り付けられる。次に、金リボン・ス
トリップ15が導電フランジ13及びオーバーレイ70
に熱圧縮ボンドで接着される。導電リッド19はパッケ
ージ10に更に支持を加えるために用いられる。リッド
19(ここでは金メッキされた銅)は導電性フランジ1
3に熱圧縮ボンドによって接続され、フランジ13とリ
ッド19との間にハーメチック・7−ルを形成する。
ーンによって相互接続されるマルチ・メサ・ダイオード
・デバイス50はダイオード・ノ々ツケージ90内のパ
ンケージである。ノζツケージ90は、ネジ・スロット
19を有スる銅から成る周知のスタブ支持体18を含む
。スタブ支持体18は金メッキされたダイヤモンドから
成るペデスタル16を支持する。その他、ペデスタル1
6はスタブ支持体18に埋め込むことができ、あるいは
、スタブ支持体18から形成することもできる。導電性
フランジ13(ここでは金メッキされた銅)は、絶縁セ
ラミック・リング・スペーサ14によってスタブ18か
ら離間される。絶縁リング・スペーサはここではセラミ
ックであるが、水晶又は他の適当な絶縁材を使用するこ
とができる。マルチ・メサ・ダイオード・デバイス50
のメッキされたヒートシンク側は熱圧縮ボンドによって
ペデスタル16に取り付けられる。次に、金リボン・ス
トリップ15が導電フランジ13及びオーバーレイ70
に熱圧縮ボンドで接着される。導電リッド19はパッケ
ージ10に更に支持を加えるために用いられる。リッド
19(ここでは金メッキされた銅)は導電性フランジ1
3に熱圧縮ボンドによって接続され、フランジ13とリ
ッド19との間にハーメチック・7−ルを形成する。
以上、本発明を実施例に従って説明したが、本発明の範
囲内において他の多くの変更が可能であることは当業者
には明らかである。
囲内において他の多くの変更が可能であることは当業者
には明らかである。
第1図、第2図、第3図及び第4図は、本発明による薄
いヒートシンク層を有する単一メサ形ダィオードの構成
ステップを示す断面図である。 第5A図は、第1乃至4図に示すヒートシンク層を有す
るダイオードのウェハのダイス操作を説明する断面図で
ある。 第5B図は、ダイス・ステップに使用されるホトレジス
ト・パターンを示す第5A図の断面を示す平面図である
。 第5C図は、本発明によるヒートシンクを有するメサ形
ダイオードの断面図である。 第6図、第7図及び第8図は、薄いヒートシンク層及び
ビームリードを有するマルチメサ・ダイオード・デバイ
スの構成ステップを示す一部破断図である。 第9図は、薄いヒートシンク層及びビームリードを有す
る第6乃至8図に従って構成したマルチメサ・ダイオー
ド・デバイスを示す。 第10図は、本発明に従って相互接続パターンを組ヴる
のに使用される第1ホトレジスト層と第7図のダイオー
ド群とを示す一部破断図である。 第11図、第12図及び第13図は相互接続パターンの
構成ステップを示す断面図である。 第14図及び第15図は、第13図て示す段階のウェハ
上にオーバーレイを構成するステップを示す一部破断図
である。 第15A図は、オーバーレイによって相互接続された複
数のダイオードを示す。 第16図及び第17図は、単一メサ・ダイオード・デバ
イスのためのビームリードの構成ステップを示す一部破
断図である。 第17A図はビームリード・パターンを有するダイオー
ド・デバイスを示す。 第18図はインターデジット形ビームリードの平面図で
ある。 第19図は、セラミック・リング・パッケージに取り付
けられた薄いヒートシンク層及びビームリードを有する
単一メサ・ダイオード・デバイスの断面図である。 第20図は、セラミック・リング・パッケージに取り付
けられた薄いヒートシンク及びオーバーレイを有するマ
ルチメサ・ダイオード・デバイスの断面図である。 (符号説明) 2():メサ形ダイオード 21:ウェハ22:頂部接
点 24:能動層 25:基板26:白金層 28:チ
タン層 30:ヒートシンク 31.32:ホトレジスト層34
:開口 36:支持層 特許出願人 レイセオン・カンパニー (外4名) 21) FIG20
いヒートシンク層を有する単一メサ形ダィオードの構成
ステップを示す断面図である。 第5A図は、第1乃至4図に示すヒートシンク層を有す
るダイオードのウェハのダイス操作を説明する断面図で
ある。 第5B図は、ダイス・ステップに使用されるホトレジス
ト・パターンを示す第5A図の断面を示す平面図である
。 第5C図は、本発明によるヒートシンクを有するメサ形
ダイオードの断面図である。 第6図、第7図及び第8図は、薄いヒートシンク層及び
ビームリードを有するマルチメサ・ダイオード・デバイ
スの構成ステップを示す一部破断図である。 第9図は、薄いヒートシンク層及びビームリードを有す
る第6乃至8図に従って構成したマルチメサ・ダイオー
ド・デバイスを示す。 第10図は、本発明に従って相互接続パターンを組ヴる
のに使用される第1ホトレジスト層と第7図のダイオー
ド群とを示す一部破断図である。 第11図、第12図及び第13図は相互接続パターンの
構成ステップを示す断面図である。 第14図及び第15図は、第13図て示す段階のウェハ
上にオーバーレイを構成するステップを示す一部破断図
である。 第15A図は、オーバーレイによって相互接続された複
数のダイオードを示す。 第16図及び第17図は、単一メサ・ダイオード・デバ
イスのためのビームリードの構成ステップを示す一部破
断図である。 第17A図はビームリード・パターンを有するダイオー
ド・デバイスを示す。 第18図はインターデジット形ビームリードの平面図で
ある。 第19図は、セラミック・リング・パッケージに取り付
けられた薄いヒートシンク層及びビームリードを有する
単一メサ・ダイオード・デバイスの断面図である。 第20図は、セラミック・リング・パッケージに取り付
けられた薄いヒートシンク及びオーバーレイを有するマ
ルチメサ・ダイオード・デバイスの断面図である。 (符号説明) 2():メサ形ダイオード 21:ウェハ22:頂部接
点 24:能動層 25:基板26:白金層 28:チ
タン層 30:ヒートシンク 31.32:ホトレジスト層34
:開口 36:支持層 特許出願人 レイセオン・カンパニー (外4名) 21) FIG20
Claims (1)
- 【特許請求の範囲】 (1)複数の開口を有する支持層と、 前記支持層上に配置された熱伝導性層と、前記熱伝導性
層上に配置される複数の半導体素子であって、該素子の
少なくとも1つが前記複数の開口の対応する1つと整列
されるものと、 から構成される半導体構造。 (2)各々が前記素子の少なくとも1つに結合される複
数の電極を有する特許請求の範囲第1項記載の半導体構
造。 (3) メサ形ダイオードと、 該メサ形ダイオード上に配置された1乃至2ミクロンの
、厚さの熱伝導材と、 から成る半導体デバイス。 (4)複数のメサ形ダイオードと、 前記メサ形ダイオードの各々に配置された1乃至2ミク
ロンの厚さの熱伝導材と、から成る半導体デバイス。 (5)複数の半導体素子と、 複数の開口を有する支持層と、 前記支持層と複数の半導体デバイスとの間に結合される
熱伝導層であって、前記半導体デバイスの少なくとも1
つが前記支持層の中の開口の1つと対向する熱伝導層の
複数の領域の各々において前記熱伝導層に結合されるも
のと、 から成る半導体デバイス。 (6)複数の半導体素子と、 複数の開口を有する支持層と、 前記支持層と複数の半導体素子との間に配置された熱伝
導層と、 から成り、前記熱伝導層の部分が前記開口と前記複数の
半導体素子の少なくとも1つとの間に配置される半導体
デバイス。 (7)熱伝導層と、 該熱伝導層の一部に配置された複数の半導体素子群と、 各々が半導体素子群の対応するものと結合される複数の
電極と、 から成る半導体デバイス。 (8)支持層と、 該支持層の上に配置された熱伝導層と、前記支持層の上
に配置された半導体素子の複数の群と、 各々が前記半導体素子群の対応するものと結合される複
数の頂部電極と、 から成る半導体デバイス。 (9)半導体に所定の厚さの熱伝導性材料をメンキし、 前記メッキした熱伝導性材料に該材料の一部を無用して
マスクを形成し、 前記嬉出した熱伝導性材料の一部に支持材料層を第2の
所定厚さで被着し、 前記半導体中に離間した複数の半導体系子を形成し、そ
の少なくとも1つがマスクされた前記熱伝導性材料の領
域の1つに形成され、前記半導体素子を支持拐料から分
離する、ステップから構成される半導体デバイス形成方
法。 (10) ウェハに形成された複数の半導体デバイス
を有するウェハ上にマスク材の第1層を堆積し、 各々が前記半導体デバイスの頂部と整列する複数の開口
を前記第1層に形成し、 前記第1層上に被着層を堆積し、 前記被着層上に導電層を堆積し、 前記半導体デバイスの頂部に整列した被着層及び導電層
に複数の小型の開口を形成し、前記導電層上に電極パタ
ーンを画定するマスク材の第2層を堆積し、 前記小型の開口と前記マスク材によって画定されたパタ
ーン内をメッキする、 ステップから構成される半導体デバイスの頂部電極を形
成する方法。 旧)複数の半導体デバイス上に第1のホトレジスト層を
堆積し、 該ホトレジスト層に複数の開口を形成し、各開口が各メ
サ・ダイオードの対応する頂部に整列し、 前記ホトレジスト層がメサの頂部と高さが等しくなるよ
うにホトレジスト層の高さを調整し、 前記ホトレジスト層上に被着層を堆積し、該被着層上に
導電層を堆積し、 前記被着層と導電層に複数の開口を形成し、各開口が対
応するメサの頂部よりも小さくそしてそれと整列させら
れ、 前記導電層上に第2のホトレジスト層を堆積し、 ホトレジスト層の選択した部分をエツチングしてビーム
リード・パターンを画定し、ホトレジストによって画定
されたビームリード・パターン内を導電性金属でメッキ
する、ステップから構成される半導体デバイス上にビー
ムリードを形成する方法。 (1211つの表面上に半導体素子群を相互接続する電
極パターンを有する半導体デバイスを形成する方法であ
って、 複数の半導体デバイス群上に第1のホトレジスト層を堆
積し、 各々が半導体デバイスの対応するものと整列する複数の
開口をホトレジスト層に形成し、前記第1のホトレジス
ト層上に被着層を堆積し、 前記被着層上に導電層を堆積し、 前記導電層上に各々が前記デバイス群の各々に対応する
複数の頂部電極パターンを画定する第2のホトレジスト
層を堆積し、 前記ホトレジスト頂部電極パターン内を導電性金属でメ
ッキする、 ステップから構成される方法。 (13) ヒートシンク及び電極パターンを有する半
導体デバイスを形成する方法であって、半導体の第1表
面上に熱伝導性材を所定の厚さでメッキし、 メッキした材料上に複数のホトレジスト領域を形成し、 第2の材料の第2層を所定の厚さでメッキし、該第2層
がホトレジスト領域でカバーされない領域に堆積されて
第2層に複数の開口部を形成し、 半導体材料から成る基板に複数の半導体デバイスを形成
し、該半導体デバイスの少なくとも1つが前記第2層中
に形成された開口上に配置された各領吠内で半導体材料
から形成され、 前記半導体材料上に第1のホトレジスト層を堆積し、 前記第1のホトレジスト層に各々が半導体デバイスの対
応するものに整列する複数の開口を形成し、 前記第1ホトレジスト層」二及び該ホトレジスト層中に
形成される開口に被着層を堆積し、前記被着層上に導電
層を堆積し、 前記導電層上に相互接続パターンを画定する第2のホト
レジスト層を堆積し、 前記ホトレジスト相互接続パターン内を導電性金属でメ
ッキする、 ステップから構成される方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/323,781 US4536469A (en) | 1981-11-23 | 1981-11-23 | Semiconductor structures and manufacturing methods |
| US323781 | 1981-11-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896772A true JPS5896772A (ja) | 1983-06-08 |
| JPH058591B2 JPH058591B2 (ja) | 1993-02-02 |
Family
ID=23260702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57205933A Granted JPS5896772A (ja) | 1981-11-23 | 1982-11-24 | 半導体構造及び半導体デバイス製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4536469A (ja) |
| JP (1) | JPS5896772A (ja) |
| CA (1) | CA1201537A (ja) |
| FR (1) | FR2517122B1 (ja) |
| GB (4) | GB2109995B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61111574A (ja) * | 1984-07-13 | 1986-05-29 | テキサス インスツルメンツ インコ−ポレイテツド | モノリシツク半導体構造とその製法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536469A (en) * | 1981-11-23 | 1985-08-20 | Raytheon Company | Semiconductor structures and manufacturing methods |
| US4499659A (en) * | 1982-10-18 | 1985-02-19 | Raytheon Company | Semiconductor structures and manufacturing methods |
| GB8328573D0 (en) * | 1983-10-26 | 1983-11-30 | Plessey Co Plc | Diamond heatsink assemblies |
| DE3435306A1 (de) * | 1984-09-26 | 1986-04-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von laserdioden mit jutierter integrierter waermesenke |
| US4669175A (en) * | 1985-12-02 | 1987-06-02 | Honeywell Inc. | Front-to-back alignment procedure for Burrus LED's |
| US4800420A (en) * | 1987-05-14 | 1989-01-24 | Hughes Aircraft Company | Two-terminal semiconductor diode arrangement |
| US4951123A (en) * | 1988-09-30 | 1990-08-21 | Westinghouse Electric Corp. | Integrated circuit chip assembly utilizing selective backside deposition |
| FR2640438B1 (fr) * | 1988-12-09 | 1991-01-25 | Thomson Csf | Procede de realisation de lasers semi-conducteurs et lasers obtenus par le procede |
| US5304461A (en) * | 1989-01-10 | 1994-04-19 | Kabushiki Kaisha Kobe Seiko Sho | Process for the selective deposition of thin diamond film by gas phase synthesis |
| US5192716A (en) * | 1989-01-25 | 1993-03-09 | Polylithics, Inc. | Method of making a extended integration semiconductor structure |
| US5679977A (en) * | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
| US20010030370A1 (en) * | 1990-09-24 | 2001-10-18 | Khandros Igor Y. | Microelectronic assembly having encapsulated wire bonding leads |
| US7198969B1 (en) | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
| US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
| US5300788A (en) * | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
| EP0514615B1 (en) * | 1991-05-23 | 1995-05-03 | STMicroelectronics S.r.l. | Electronic power device realized by a series of elementary semi-conductor components connected in parallel and related manufacturing process |
| US6359335B1 (en) | 1994-05-19 | 2002-03-19 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures |
| US5834339A (en) | 1996-03-07 | 1998-11-10 | Tessera, Inc. | Methods for providing void-free layers for semiconductor assemblies |
| US6232152B1 (en) | 1994-05-19 | 2001-05-15 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures |
| US5776796A (en) * | 1994-05-19 | 1998-07-07 | Tessera, Inc. | Method of encapsulating a semiconductor package |
| US5519363A (en) * | 1994-05-31 | 1996-05-21 | The Whitaker Corporation | Controlled impedance lines connected to optoelectronic devices |
| US5798286A (en) * | 1995-09-22 | 1998-08-25 | Tessera, Inc. | Connecting multiple microelectronic elements with lead deformation |
| DE4425389B4 (de) * | 1994-07-19 | 2007-12-27 | Robert Bosch Gmbh | Gleichrichteranordnung sowie Verfahren zur Herstellung einer elektrisch und thermisch leitenden Verbindung und Anordnung zur Durchführung des Verfahrens |
| JP3828179B2 (ja) * | 1995-05-12 | 2006-10-04 | 富士通株式会社 | 半導体光検出装置およびその製造方法 |
| GB2334633B (en) * | 1998-02-21 | 2002-09-25 | Mitel Corp | Low leakage electrostatic discharge protection system |
| US6214640B1 (en) | 1999-02-10 | 2001-04-10 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages |
| DE60030963D1 (de) * | 2000-06-06 | 2006-11-09 | St Microelectronics Srl | Elektronischer Halbleiterbaustein mit Wärmeverteiler |
| US20050276868A1 (en) * | 2004-06-10 | 2005-12-15 | Bart Degreve | Bicarbonate-based peritoneal dialysis solutions |
| US8053870B2 (en) * | 2009-12-15 | 2011-11-08 | International Business Machines Corporation | Semiconductor structure incorporating multiple nitride layers to improve thermal dissipation away from a device and a method of forming the structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50144381A (ja) * | 1974-05-09 | 1975-11-20 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB966909A (en) * | 1960-03-21 | 1964-08-19 | Westinghouse Brake & Signal | Improvements relating to contact cooled sealed dry plate rectifier assemblies |
| US3556951A (en) * | 1967-08-04 | 1971-01-19 | Sylvania Electric Prod | Method of forming leads on semiconductor devices |
| NL6902447A (ja) * | 1969-02-14 | 1970-08-18 | ||
| GB1290926A (ja) * | 1969-06-20 | 1972-09-27 | ||
| US3657615A (en) * | 1970-06-30 | 1972-04-18 | Westinghouse Electric Corp | Low thermal impedance field effect transistor |
| US3925880A (en) * | 1971-04-29 | 1975-12-16 | Signetics Corp | Semiconductor assembly with beam lead construction and method |
| US3747202A (en) * | 1971-11-22 | 1973-07-24 | Honeywell Inf Systems | Method of making beam leads on substrates |
| US3856591A (en) * | 1972-12-11 | 1974-12-24 | Rca Corp | Method for making beam lead device |
| US3896473A (en) * | 1973-12-04 | 1975-07-22 | Bell Telephone Labor Inc | Gallium arsenide schottky barrier avalance diode array |
| US3932226A (en) * | 1974-12-06 | 1976-01-13 | Rca Corporation | Method of electrically interconnecting semiconductor elements |
| FR2328286A1 (fr) * | 1975-10-14 | 1977-05-13 | Thomson Csf | Procede de fabrication de dispositifs a semiconducteurs, presentant une tres faible resistance thermique, et dispositifs obtenus par ledit procede |
| US4011144A (en) * | 1975-12-22 | 1977-03-08 | Western Electric Company | Methods of forming metallization patterns on beam lead semiconductor devices |
| US4080722A (en) * | 1976-03-22 | 1978-03-28 | Rca Corporation | Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink |
| US4160992A (en) * | 1977-09-14 | 1979-07-10 | Raytheon Company | Plural semiconductor devices mounted between plural heat sinks |
| GB2019995B (en) * | 1978-04-10 | 1982-09-29 | Kaartinen N | Method and apparatus for handling batches of liquids |
| JPS55130178A (en) * | 1979-03-30 | 1980-10-08 | Fujitsu Ltd | Semiconductor device |
| US4536469A (en) * | 1981-11-23 | 1985-08-20 | Raytheon Company | Semiconductor structures and manufacturing methods |
| US4499659A (en) * | 1982-10-18 | 1985-02-19 | Raytheon Company | Semiconductor structures and manufacturing methods |
-
1981
- 1981-11-23 US US06/323,781 patent/US4536469A/en not_active Expired - Lifetime
-
1982
- 1982-10-22 CA CA000414043A patent/CA1201537A/en not_active Expired
- 1982-11-02 GB GB08231351A patent/GB2109995B/en not_active Expired
- 1982-11-23 FR FR8219604A patent/FR2517122B1/fr not_active Expired
- 1982-11-24 JP JP57205933A patent/JPS5896772A/ja active Granted
-
1984
- 1984-12-07 GB GB08430906A patent/GB2150756B/en not_active Expired
- 1984-12-07 GB GB08430904A patent/GB2151079B/en not_active Expired
- 1984-12-07 GB GB08430905A patent/GB2150755B/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50144381A (ja) * | 1974-05-09 | 1975-11-20 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61111574A (ja) * | 1984-07-13 | 1986-05-29 | テキサス インスツルメンツ インコ−ポレイテツド | モノリシツク半導体構造とその製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8430906D0 (en) | 1985-01-16 |
| GB2151079A (en) | 1985-07-10 |
| US4536469A (en) | 1985-08-20 |
| GB2151079B (en) | 1986-07-02 |
| GB2150756A (en) | 1985-07-03 |
| FR2517122A1 (fr) | 1983-05-27 |
| GB2150755B (en) | 1986-07-02 |
| GB2150755A (en) | 1985-07-03 |
| GB2109995B (en) | 1986-07-02 |
| GB8430904D0 (en) | 1985-01-16 |
| JPH058591B2 (ja) | 1993-02-02 |
| CA1201537A (en) | 1986-03-04 |
| FR2517122B1 (fr) | 1986-03-14 |
| GB2150756B (en) | 1986-07-02 |
| GB2109995A (en) | 1983-06-08 |
| GB8430905D0 (en) | 1985-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5896772A (ja) | 半導体構造及び半導体デバイス製造方法 | |
| US8294254B2 (en) | Chip scale surface mounted semiconductor device package and process of manufacture | |
| US4189342A (en) | Semiconductor device comprising projecting contact layers | |
| US4505029A (en) | Semiconductor device with built-up low resistance contact | |
| US3751292A (en) | Multilayer metallization system | |
| US6759599B2 (en) | Circuit board, method for manufacturing same, and high-output module | |
| US6940157B2 (en) | High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same | |
| US4023260A (en) | Method of manufacturing semiconductor diodes for use in millimeter-wave circuits | |
| US4499659A (en) | Semiconductor structures and manufacturing methods | |
| JPH0640591B2 (ja) | モノリシツク半導体構造とその製法 | |
| GB2095904A (en) | Semiconductor device with built-up low resistance contact and laterally conducting second contact | |
| US5144413A (en) | Semiconductor structures and manufacturing methods | |
| US3894895A (en) | Mesa etching without overhang for semiconductor devices | |
| JP7332130B2 (ja) | 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置 | |
| US3956820A (en) | Method of manufacturing a semiconductor device having a lead bonded to a surface thereof | |
| US4023258A (en) | Method of manufacturing semiconductor diodes for use in millimeter-wave circuits | |
| US4661834A (en) | Semiconductor structures and manufacturing methods | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| CA1213679A (en) | Semiconductor structures and manufacturing methods | |
| US7005360B2 (en) | Method for fabricating a microelectronic circuit including applying metal over and thickening the integrated coil to increase conductivity | |
| KR100612186B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| KR100616049B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| US5663095A (en) | Method of making a micro-dimensional coupling conductor | |
| EP0146212A1 (en) | Schottky barrier diode and method of manufacturing it | |
| JPS62281356A (ja) | 半導体装置の製造方法 |