JPS61111574A - モノリシツク半導体構造とその製法 - Google Patents

モノリシツク半導体構造とその製法

Info

Publication number
JPS61111574A
JPS61111574A JP60153910A JP15391085A JPS61111574A JP S61111574 A JPS61111574 A JP S61111574A JP 60153910 A JP60153910 A JP 60153910A JP 15391085 A JP15391085 A JP 15391085A JP S61111574 A JPS61111574 A JP S61111574A
Authority
JP
Japan
Prior art keywords
substrate
electrical
semiconductor structure
impatt
electrical component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60153910A
Other languages
English (en)
Other versions
JPH0640591B2 (ja
Inventor
バーハン　ベイラツクタログル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS61111574A publication Critical patent/JPS61111574A/ja
Publication of JPH0640591B2 publication Critical patent/JPH0640591B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/40—Transit-time diodes, e.g. IMPATT or TRAPATT diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/075—Imide resists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はその一部分としてＩＭＰＡＴＴ装置を持つモ
ノリシック半導体回路装置の製造に関する。このＩＭＰ
ＡＴＴ装置は基板を介してのビー１−２２９作用が最大
になる様な構造になっている。
従来の技術及び問題点 １個の半導体基板の上に完全な回路が設けられるモノリ
シック半導体回路は長年の間よく知られている。従来の
こういう半導体基板は、その中の回路素子が互いにごく
接近しているという利点がある。この特徴は、使う周波
数が高くなると共に極めて重要である。従来のこの様な
モノリシック回路は、１種類の半導体材料を含む基板内
に全ての部品を形成することを必要とすると共に、その
中の全ての部品に対する処理工程が、経済性の制約の範
囲内で互いに両立性を持つことをも必要としている。こ
の理由で、異なる半導体材料の基板、又は同じ半導体材
料であるが、処理工程が両立しない様な基板を用いて回
路を作る必要が生じた時、所望の回路形式にする為に複
数個の半導体チップを使うことが必要であった。この問
題の典型例は、ＩＭＰＡＴＴ構造と、ＦＥＴ、バラクタ
等を含む関連回路とを用いて、マイクロ波領域で動作す
る回路を製造する場合である。この場合、ＩＭＰＡＴＴ
を形成する為の処理方法が他の標準回路と全く両立性が
ない為、ＴＭＰＡＴＴは別個の半導体チップに形成する
ことが必要である。起る変化による装置の性能の制約を
防ぐ為に、マイクロ波動作領域では部品が出来るだけ密
接していることが望ましいという点で、従来、この為に
問題があった。
上に述べたことの他に、ＩＭＰＡＴＴ装置が相当量の熱
を発敗し、適正に動作する為には、効率のよいヒートシ
ンク作用を必要とすることもよく知られている。ガリウ
ム砒素基板材料はあまりよいヒートシンクではなく、同
量の金又は銀が伝導し得る熱足の約１／１０しか伝導す
ることが出来ないので、従来この為に問題があった。
ＩＭＰＡＴＴ装置及び他の回路部品を用いてモノリシッ
ク回路を構成した従来の１つの方式が、同日出願の係属
中の特許ｍ　　　　　　　　＜出願人控え番号Ｔｌ−９
５１６）に記載されている。この出願では、金属のヒー
トシンクがその上にあるモノリシック回路を通抜ける様
に形成される。この方式は、金属のヒートシンクを形成
する余分の工程を必要とする。従って、この出願並びに
以下の明ａＳでも述べる形式であるが、所要の処理工程
を最小限に抑えることの出来る様な形式のモノリシック
回路を作ることが望ましい。
問題点を解決する為の手段及び作用 この発明では、回路の部品が全て半導体材料の１個の基
板の上に形成されていて、回路の一部分を構成するＩＭ
ＰＡＴＴ装置に対するヒートシンク作用が基板自体によ
って為される様なモノリシック半導体回路とその製法と
を提供する。
簡単に云うと、この発明では、半導体基板を用意する。
好ましい実施例では、ガリｔクム砒素を用いる。この基
板はＩＭＰＡＴＴ装置を形成する為の能動区域を持って
いる。次に、ＩＭＰＡＴＴ８置が複数個の分離したフィ
ンガを持つものとして形成さ、これらのフィンガが、Ｉ
ＭＰＡＴＴを配置する区域にわたって拡がる様に、共通
のｎ十領域を持っていて、これが基板を介して熱を散逸
する為の余分の区域をも作る。装置を作る為、ＩＭＰＡ
ＴＴ装置を形成するフィンガを形成すべき区域で能！Ｉ
Ｉ領域をメタライズし、次にｎ十領域まで、能動面をエ
ツチングするが、種々のフィンガのｎ＋領領域相互接続
される様に、その一部分を残す。次にフィンガの間に形
成された井戸をメタライズし、過剰のｎ＋ＪｉＪをエッ
チして、ＩＭＰＡＴＴ装置の周りにメサ構造を形成し、
各々の装置の能動領域を隔離する。次に、回転コーティ
ングにより、フィンガの間及びＩＭＰＡＴＴ装置の上に
ポリイミド絶縁材料をデポジットして、ポリイミドがフ
ィンガの上を伸びる様にする。次にポリイミドを完全に
硬化させて溶媒を除去し、フィンガの頂部だけがポリイ
ミドを通抜ける様に、例えば平面形プラズマ装置内で形
成された酸素プラズマの中で、等方性をもって後退的に
エッチする。次に、ポリイミドの上に金属をデポジット
し、それがフィンガの頂部のメタライズ部と接触する様
にすることにより、フィンガの頂部を相互接続する。こ
の時、ｎ十領域にあるメタライズ部及びフィンガの頂部
にあるメタライズ部が別個の回路に標準的に接続される
。別個の回路は、例えば１個基板の上に共振回路を設け
る為に、基板上の他の場所にデポジットしたマイクロス
トリップ線路の形にすることが出来る。他の形式の回路
もＩＭＰＡＴＴと相互接続する為に設けることが出来る
ことに注意されたい。
ＩＭＰＡＴＴを普通複数個の分離したフィンガとして形
成することにより、１個の円板形のｉＭＰＡＴＴ−装置
をその上に配置した金属のヒートシンクを使うことによ
って得られるヒートシンク作用の能力を均等にするのに
必要な余分の面積が得られる。
実施例 第１ａ図乃至第１ｄ図には、この発明に従ってモノリシ
ック半導体回路を形成するのに使われる処理工程が略図
で示されている。第１ａ図に示すプロセスでは、ガリウ
ム砒素（ＧａＡＳ＞の基板１を用意する。この基板は真
性基板部分３及びこの真性領域の上方にある能動領域を
持っている。
能動領域は、ｎ十形領域５、ｎ影領域７、ｐ影領域９及
び能動領域の上面に形成されたｎ十形領域１１で構成さ
れる。これが標準型のＩＭＰＡＴＴ構造である。基板１
の他の部分は、単に別の種類の能動層を設けるか、或い
は何等能動領域を設けず、回路素子を受けるか或いは内
部又はその上に形成するかすることが出来る。次に、基
板１の上面を周知の様に適当なマスクでマスクし、ＩＭ
ＰＡＴＴ装置のフィンガを形成すべき領域にメタライズ
部１３を設ける。このメタライズ部は、能動層の表面の
上に約１，０００人のチタン層を敷き、次に約５００Ａ
の白金層を敷き、次に約０．５乃至１ミクロンの金層を
敷くことによって形成することが好ましい。その後、レ
ジストを除去し、第１ａ図に示す構造にする。
次に第１ａ図の構造を、周知の様に、過酸化水素〜硫酸
の様なガリウム砒素に対するエッチャントを用いて、又
はＣＣｌ２Ｆ２プラズマ内でエッチし、このエッチは層
１１．９．７及び層５の一部分にわたって続け、ｎ十形
領ｉＩｉ！５の全部が依然として互いに接続される様に
する。ｎ十形領域５の露出面に、メタライズ層１３と同
様にして、メタライズ層１５を形成する。次に、フォト
レジスト又は窒化シリコンの様な無機絶縁体の保護層を
マスクとして、過酸化水素−硫酸エッチャントを用いて
ｎ十形層をエッチしてメサ領域２１でＩＭＰＡＴＴ装置
の縁の周りのｎ十形層を除去し、基＠１の残りの部分に
既に形成されているか或いは後で形成する他の回路から
ＩＭＰＡＴＴを隔離する。次に、ＩＭＰＡＴＴ構造全体
の上にポリイミド層１７を形成する。このポリイミド層
は、上に述べた様にして形成されたフィンガ１９の上を
伸びている。デュポン社のポリイミド２５５５の様なポ
リイミドを使うが、ポリイミド又はその他の同様な性質
を持つ材料は良好な絶縁体であると共に、ここで使う処
理工程と両立性がある必要がある。この時点の構造は第
１ｂ図に示す様になる。
次に、第１Ｃ図に示す様に、頂部のメタライズ領域１３
がポリイミド１７を通抜けるまで、ポリイミド１７を酸
素プラズマによる焼却によって後退エッチする。その後
、接続バー２３を形成することによって、メタライズ領
域１３を互いに接続する。接続バー２３は全てのメタラ
イズ領域１３を互いに接続して、ポリイミド１７の表面
の上にのっている。この接続バー２３は、ポリイミド及
びメタライズ部に接着する非常に薄いチタン層を蒸着し
、その後チタンの上に金をめっきして、所要の良好な導
電性を持たせることによって形成することが好ましい。
その結果は第１Ｃ図及び第１ｄ図に示す構造になる。第
１Ｃ図は側面図であり、第１ｄ図は第１Ｃ図に示した構
造の平面図である。
基板１の他の部分から電気的に隔離され、熱の散逸を多
くする様に、同じ寸法の従来のＩＭＰＡＴＴ装置に較べ
て広い面積にわたって拡がったＩＭＰＡＴＴ構造が形成
されたことが理解されよう。フィンガ及びその間の間隔
の典型的なパラメータ並びにパラメータの比は、フィン
ガ１つが幅２ミクロンに対して長さ２０ミクロンであり
、フィンガの間の間隔が約１０ミクロンである。ＩＭＰ
ＡＴＴ装置の端子に対する２本の導体が形成されている
。これは接続バー２３及び下側接触１５である。
第２図には、この発明に従ってモノリシック回路として
基板１に形成される共振回路が示されている。基板１の
上にＩＭＰＡＴＴ装置３１が示されており、その周りの
メサ形の縁２１が第１ｂ図と同じ様に示されており、接
続バー２３が共振回路の一部分であって、基板１の上に
形成されたマイクロ波回路３３に結合され、共振回路と
なる。
−下側接触１５は例えば基板内の開口３５（１つ又は複
数）を通抜けて、アース用メタライズ部に接続し、ＩＭ
ＰＡＴＴ装置の他方の電極に対して基準電位を供給する
ことが出来る。この代りに、下側接触１５がパッド（図
に示してない）まで伸び、このパッドを標準的に別の導
体に接続してもよい。
ＩＭＰＡＴＴ装置を用い、基板自体のヒートシンク作用
を利用し得る様にした簡単なモノリシック回路を提供し
たことが理解されよう。
この発明を特定の好ましい実施例について説明したが、
当業者にはいろいろな変更が考えられよう。従って、特
許請求の範囲は、従来技術から見て、この様な全ての変
更を含む様に出来る限り広く解釈ずべきである。
【図面の簡単な説明】
第１ａ図から第１ｄ図はこの発明に従ってモノリシック
半導体回路を形成するのに使われる処理工程を示す略図
、第２図はこの発明に従って形成されるモノリシック共
振回路の略図である。 主な符号の説明 １：基板 ５：ｎ十形領域 ７：ｎ影領域 ９：ｐ影領域 １１：ｎ十形領域 ２３：接続バー

Claims (26)

    【特許請求の範囲】
  1. （１）半導体基板と、該基板上に形成されていて、前記
    基板の他の表面領域から電気的に隔離されているＩＭＰ
    ＡＴＴ装置とを有し、該ＩＭＰＡＴＴ装置は互いに隔た
    ると共に共通の能動層を持つ複数個のフィンガ、及び該
    フィンガの前記基板から離れた能動層部分を電気的に互
    いに結合する接続手段を有するモノリシック半導体構造
    。
  2. （２）特許請求の範囲第１項に記載したモノリシック半
    導体構造に於て、前記共通の能動層がｎ＋層であり、前
    記基板から離れた能動層部分がｐ＋層部分であるモノリ
    シック半導体構造。
  3. （３）特許請求の範囲第１項に記載したモノリシック半
    導体構造に於て、前記基板上に形成されていて前記ＩＭ
    ＰＡＴＴ装置に電気的に結合された能動並びに／又は受
    動電気回路素子を有するモノリシック半導体構造。
  4. （４）特許請求の範囲第２項に記載したモノリシック半
    導体構造に於て、前記基板上に形成されていて前記ＩＭ
    ＰＡＴＴ装置に電気的に結合された能動並びに／又は受
    動電気回路素子を有するモノリシック半導体構造。
  5. （５）特許請求の範囲第１項に記載したモノリシック半
    導体構造に於て、前記フィンガの間に配置されて前記共
    通の能動層に結合された接触手段を有するモノリシック
    半導体構造。
  6. （６）特許請求の範囲第２項に記載したモノリシック半
    導体構造に於て、前記フィンガの間に配置されて前記共
    通の能動層に結合された接触手段を有するモノリシック
    半導体構造。
  7. （７）特許請求の範囲第３項に記載したモノリシック半
    導体構造に於て、前記フィンガの間に配置されて前記共
    通の能動層に結合された接触手段を有するモノリシック
    半導体構造。
  8. （８）特許請求の範囲第４項に記載したモノリシック半
    導体構造に於て、前記フィンガの間に配置されて前記共
    通の能動層に結合された接触手段を有するモノリシック
    半導体構造。
  9. （９）特許請求の範囲第７項に記載したモノリシック半
    導体構造に於て、前記電気回路素子が結合された接続手
    段であるモノリシック半導体構造。
  10. （１０）特許請求の範囲第８項に記載したモノリシック
    半導体構造に於て、前記電気回路素子が結合された接続
    手段であるモノリシック半導体構造。
  11. （１１）モノリシック半導体構造を形成する方法に於て
    、 （ａ）その表面にＩＭＰＡＴＴ装置の構成を持つ複数個
    の層を有する能動領域を持つている半導体基板を用意し
    、 （ｂ）前記能動領域の１層が当該フィンガに共通になる
    様に前記能動領域の複数個のフィンガを形成し、 （ｃ）前記能動領域を前記基板の他の表面領域から電気
    的に隔離し、 （ｄ）前記フィンガの間に電気絶縁体を配置し、（ｅ）
    前記フィンガの前記基板から離れた部分と接触する様に
    、前記電気絶縁体の上に電気導体を配置する 各工程を含む方法。
  12. （１２）特許請求の範囲第１１項に記載した方法に於て
    、前記工程（ｂ）が、前記フィンガを限定する場所で、
    前記能動領域上にメタライズ部を設け、その後、該メタ
    ライズ部がマスク作用をする様にして、前記能動領域を
    エッチングする工程を含む方法。
  13. （１３）特許請求の範囲第１１項にに記載した方法に於
    て、前記工程（ｃ）が、前記ＩＭＰＡＴＴ構造の周りの
    領域から前記能動層を取去つて、前記ＩＭＰＡＴＴ構造
    を前記基板の残りの表面部分から電気的に隔離すること
    を含む方法。
  14. （１４）特許請求の範囲第１２項に記載した方法に於て
    、前記工程（ｃ）が前記ＩＭＰＡＴＴ構造の周りの領域
    から前記能動層を取去つて、前記 ＩＭＰＡＴＴ構造を前記基板の残りの表面部分から電気
    的に隔離することを含む方法。
  15. （１５）特許請求の範囲第１１項に記載した方法に於て
    、前記工程（ｄ）で、前記電気絶縁体がポリイミドであ
    る方法。
  16. （１６）特許請求の範囲第１２項に記載した方法に於て
    、前記工程（ｄ）で、前記電気絶縁体がポリイミドであ
    る方法。
  17. （１７）特許請求の範囲第１３項に記載した方法に於て
    、前記工程（ｄ）で、前記電気絶縁体がポリイミドであ
    る方法。
  18. （１８）特許請求の範囲第１４項に記載した方法に於て
    、前記工程（ｄ）で、前記電気絶縁体がポリイミドであ
    る方法。
  19. （１９）特許請求の範囲第１１項に記載した方法に於て
    、前記ＩＭＰＡＴＴ装置から電気的に隔離して、前記基
    板上に電気部品を形成し、前記電気導体を前記電気部品
    に接続することを含む方法。
  20. （２０）特許請求の範囲第１２項に記載した方法に於て
    、前記ＩＭＰＡＴＴ装置から電気的に隔離して、前記基
    板上に電気部品を形成し、前記電気導体を前記電気部品
    に接続することを含む方法。
  21. （２１）特許請求の範囲第１３項に記載した方法に於て
    、前記ＩＭＰＡＴＴ装置から電気的に隔離して、前記基
    板上に電気部品を形成し、前記電気導体を前記電気部品
    に接続することを含む方法。
  22. （２２）特許請求の範囲第１４項に記載した方法に於て
    、前記ＩＭＰＡＴＴ装置から電気的に隔離して、前記基
    板上に電気部品を形成し、前記電気導体を前記電気部品
    に接続することを含む方法。
  23. （２３）特許請求の範囲第１５項に記載した方法に於て
    、前記ＩＭＰＡＴＴ装置から電気的に隔離して、前記基
    板上に電気部品を形成し、前記電気導体を前記電気部品
    に接続することを含む方法。
  24. （２４）特許請求の範囲第１６項に記載した方法に於て
    、前記ＩＭＰＡＴＴ装置から電気的に隔離して、前記基
    板上に電気部品を形成し、前記電気導体を前記電気部品
    に接続することを含む方法。
  25. （２５）特許請求の範囲第１７項に記載した方法に於て
    、前記ＩＭＰＡＴＴ装置から電気的に隔離して、前記基
    板上に電気部品を形成し、前記電気導体を前記電気部品
    に接続することを含む方法。
  26. （２６）特許請求の範囲第１８項に記載した方法に於て
    、前記ＩＭＰＡＴＴ装置から電気的に隔離して、前記基
    板上に電気部品を形成し、前記電気導体を前記電気部品
    に接続することを含む方法。
JP60153910A 1984-07-13 1985-07-12 モノリシツク半導体構造とその製法 Expired - Lifetime JPH0640591B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US630486 1984-07-13
US06/630,486 US4596070A (en) 1984-07-13 1984-07-13 Interdigitated IMPATT devices

Publications (2)

Publication Number Publication Date
JPS61111574A true JPS61111574A (ja) 1986-05-29
JPH0640591B2 JPH0640591B2 (ja) 1994-05-25

Family

ID=24527371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60153910A Expired - Lifetime JPH0640591B2 (ja) 1984-07-13 1985-07-12 モノリシツク半導体構造とその製法

Country Status (2)

Country Link
US (1) US4596070A (ja)
JP (1) JPH0640591B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019163102A1 (ja) * 2018-02-23 2019-08-29 株式会社ソシオネクスト 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512776A (en) * 1984-07-13 1996-04-30 Texas Instruments Incorporated Interdigitated IMPATT devices
US4872040A (en) * 1987-04-23 1989-10-03 International Business Machines Corporation Self-aligned heterojunction transistor
FR2631488B1 (fr) * 1988-05-10 1990-07-27 Thomson Hybrides Microondes Circuit integre hyperfrequence de type planar, comportant au moins un composant mesa, et son procede de fabrication
US5030583A (en) * 1988-12-02 1991-07-09 Advanced Technolgy Materials, Inc. Method of making single crystal semiconductor substrate articles and semiconductor device
US5006914A (en) * 1988-12-02 1991-04-09 Advanced Technology Materials, Inc. Single crystal semiconductor substrate articles and semiconductor devices comprising same
JP2941349B2 (ja) * 1990-04-06 1999-08-25 株式会社日立製作所 超格子ａｐｄ
US5145809A (en) * 1990-12-04 1992-09-08 Millitech Corporation Fabrication of gunn diode semiconductor devices
US5244818A (en) * 1992-04-08 1993-09-14 Georgia Tech Research Corporation Processes for lift-off of thin film materials and for the fabrication of three dimensional integrated circuits
WO1993021663A1 (en) * 1992-04-08 1993-10-28 Georgia Tech Research Corporation Process for lift-off of thin film materials from a growth substrate
KR100227149B1 (ko) * 1997-04-15 1999-10-15 김영환 반도체 패키지
US6013936A (en) * 1998-08-06 2000-01-11 International Business Machines Corporation Double silicon-on-insulator device and method therefor
SE9900882D0 (sv) 1999-03-12 1999-03-12 Ind Mikroelektronikcentrum Ab A high power IMPATT diode
US9412879B2 (en) 2013-07-18 2016-08-09 Texas Instruments Incorporated Integration of the silicon IMPATT diode in an analog technology

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56124274A (en) * 1979-11-15 1981-09-29 Secr Defence Brit Serial connecting combination of 22terminal semiconductor device and method of forming same
JPS5896772A (ja) * 1981-11-23 1983-06-08 レイセオン　カンパニ− 半導体構造及び半導体デバイス製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383760A (en) * 1965-08-09 1968-05-21 Rca Corp Method of making semiconductor devices
US3427515A (en) * 1966-06-27 1969-02-11 Rca Corp High voltage semiconductor transistor
US4197551A (en) * 1977-09-14 1980-04-08 Raytheon Company Semiconductor device having improved Schottky-barrier junction
DE2800820A1 (de) * 1978-01-10 1979-09-27 Hermann Dr Ing Mader Halbleiter-diode
JPS5541727A (en) * 1978-09-18 1980-03-24 Nippon Telegr & Teleph Corp <Ntt> Production of impatt diode
US4237600A (en) * 1978-11-16 1980-12-09 Rca Corporation Method for fabricating stacked semiconductor diodes for high power/low loss applications
US4258375A (en) * 1979-04-09 1981-03-24 Massachusetts Institute Of Technology Gax In1-x Asy P1-y /InP Avalanche photodiode and method for its fabrication
US4384400A (en) * 1979-12-06 1983-05-24 The United States Of America As Represented By The Secretary Of The Army Method of fabricating monolithically interconnected series-parallel avalanche diodes
US4319265A (en) * 1979-12-06 1982-03-09 The United States Of America As Represented By The Secretary Of The Army Monolithically interconnected series-parallel avalanche diodes
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56124274A (en) * 1979-11-15 1981-09-29 Secr Defence Brit Serial connecting combination of 22terminal semiconductor device and method of forming same
JPS5896772A (ja) * 1981-11-23 1983-06-08 レイセオン　カンパニ− 半導体構造及び半導体デバイス製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019163102A1 (ja) * 2018-02-23 2019-08-29 株式会社ソシオネクスト 半導体装置
JPWO2019163102A1 (ja) * 2018-02-23 2021-03-04 株式会社ソシオネクスト 半導体装置
US11581302B2 (en) 2018-02-23 2023-02-14 Socionext Inc. Interconnected vertical diode group

Also Published As

Publication number Publication date
JPH0640591B2 (ja) 1994-05-25
US4596070A (en) 1986-06-24

Similar Documents

Publication Publication Date Title
US4339870A (en) Series-connected two-terminal semiconductor devices and their fabrication
US3462650A (en) Electrical circuit manufacture
EP0309805B1 (en) Semiconductor device with airbridge interconnection
JP3267409B2 (ja) 半導体集積回路装置
US5134539A (en) Multichip module having integral decoupling capacitor
GB2109995A (en) Semiconductor structures and methods of forming such structures
US4596070A (en) Interdigitated IMPATT devices
JP2002319658A (ja) 半導体装置
US5406122A (en) Microelectronic circuit structure including conductor bridges encapsulated in inorganic dielectric passivation layer
US5319237A (en) Power semiconductor component
US3354360A (en) Integrated circuits with active elements isolated by insulating material
US6940157B2 (en) High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same
US5274270A (en) Multichip module having SiO2 insulating layer
US3484341A (en) Electroplated contacts for semiconductor devices
US5798297A (en) Method for producing a semiconductor component with electrical connection terminals for high integration density
US3449825A (en) Fabrication of semiconductor devices
JPH05102200A (ja) 半導体装置
US4596069A (en) Three dimensional processing for monolithic IMPATTs
US4381341A (en) Two stage etching process for through the substrate contacts
US4692791A (en) Monolithic IMPATT with stripline leads
JP2000349113A (ja) 半導体装置およびそれを用いた高周波回路装置
US5512776A (en) Interdigitated IMPATT devices
US5214844A (en) Method of assembling integrated circuits to a silicon board
US4360823A (en) Semiconductor device having an improved multilayer wiring system
US3533160A (en) Air-isolated integrated circuits